ぽじてぃぶふぃーどばっくの英語

簡易ＡＶ同期部１０７が、特殊再生から通常再生に戻る場合、戻る時のビデオバッファ１０６のリードポインタに関連付けられたビデオバッファ１０６でのバッファアドレスに対応するＰＴＳに基づいてオーディオＰＴＳを検出し、このオーディオＰＴＳに対応するバッファアドレスをオーディオバッファ１０５のリードポインタに設定するものである。例文帳に追加

The simple AV synchronization section 107 detects an audio PTS on the basis of the PTS corresponding to the buffer address in a video buffer 106 related to a read pointer of the video buffer 106 when the special reproduction is returned to the ordinary reproduction and sets the buffer address corresponding to the audio PTS to a read pointer of an audio buffer 105. - 特許庁

ＬＴＥ−ＡシステムにおけるＭＵ−ＭＩＭＯ伝送やＣｏＭＰ送信を十分にサポートできるＣＳＩフィードバック情報を使用すること。例文帳に追加

To use CSI feedback information that fully supports MU-MIMO transmission or CoMP transmission in the LTE-A system. - 特許庁

フィードバックポートｐ１３とドレーンポートｐ１６とが常時開放されたドレーン油路２０８によって連通させられる。例文帳に追加

The feedback port p13 and the drain port p16 are brought into fluid communication with each other by the drain oil passage 208 normally opened. - 特許庁

マネージャーが顧客からのネガティブフィードバックにどう反応するかによって、その店舗の成功の可否が決まる。例文帳に追加

Whether or not a shop becomes successful depends upon how its manager responds to negative feedback from customers. - Weblio英語基本例文集

そこで、ＰＷＭＤＵＴＹ１００％のＰＷＭ信号をＡＳＩＣ３のＰＷＭポートから出力し、転写バイアス電流ＴＲ．ＣＣを０μＡとしたときのフィードバック電圧Ｖｆに基づいてバージョンを判断する。例文帳に追加

Therefore, PWM signal of PWMDUTY 100% is outputted from a PWM port of an ASIC 3, and determination of version is performed based on the feedback voltage Vf at transfer bias current TR.CC of 0 μA. - 特許庁

イーサーポート１により受信されたＭＡＣフレームは、ＭＡＣフレームハードコピー部２においてハードコピーされ、アクティブ系のバッファ部３と非アクティブ系のバッファ部４に分配送信される。例文帳に追加

An MAC frame received by an Ether port 1 is hard-copied in an MAC frame hard copy part 2 and is distributed/transmitted to the buffer part 3 of an active system and the buffer part 4 of a non-active system. - 特許庁

画像変換装置１は、入力する点順次データ４_nの偶数フィールドまたは偶数フィールドの一方を記憶する第１バッファ領域２Ｏｄと他方を記憶する第２バッファ領域２Ｅｖとを備える。例文帳に追加

An image converting device 1 is provided with a first buffer area 2Od for storing even-numbered fields or one of even-numbered fields of inputted point sequential data 4_n and a second buffer area 2Ev for storing the other field. - 特許庁

データ転送制御回路７は、第１バッファ領域２Ｏｄに一方のフィールドを書き込む間、第２バッファ領域２Ｅｖに記憶済みの他方のフィールドを面順次に読出すよう制御し、第２バッファ領域２Ｅｖに他方のフィールドを書き込む間は、第１バッファ領域２Ｏｄに記憶済みの他方のフィールドを面順次に読出すよう制御する。例文帳に追加

A data transfer control circuit 7 performs control to read out the other field stored in the second buffer area 2Ev field sequentially while writing one field in the first buffer area 2Od and performs control to read out the other field stored in the first buffer area 2Od field sequentially while writing the other field in the second buffer area 2Ev. - 特許庁