エクスクルーシブの英語

エクスクルーシブノア回路１２はシフトレジスタ１１でシフトされた受信拡散符号とレジスタ１３に保持されたローカル拡散符号との一致を検出する。例文帳に追加

An exclusive NOR circuit 12 detects whether or not the received spread code shifted by the shift register 11 is coincident with the local spread code latched by the register 13. - 特許庁

送信側のプレーヤ端末２００は、システムエクスクルーシブメッセージについては信頼性の高いＴＣＰを用いて伝送する一方、他のＭＩＤＩメッセージについては信頼性の低いＵＤＰを用いて伝送する。例文帳に追加

Then, the terminal 200 transmits the system exclusive messages using the TCP having high reliability and on the other hand, it transmits the other messages using the UDP having low reliability. - 特許庁

送信側のプレーヤ端末２００は、伝送すべきＭＩＤＩメッセージについて、絶対に欠落してはいけないシステムエクスクルーシブメッセージと、そうではない他のＭＩＤＩメッセージとに分類する。例文帳に追加

A player terminal 200 of a transmitting side classifies MIDI messages into system exclusive messages which must not be omitted absolutely and other MIDI messages which are not so. - 特許庁

図１に示すシステムエクスクルーシブメッセージにおいては、音声を合成するために必要な発話タイミング、発音時間長、ピッチ、音量、音素の情報がまとめて定義されている。例文帳に追加

In a system exclusive message shown in Fig., speaking timing, pieces of information on a sounding time length, a pitch, sound volume, and phonemes are all defined together. - 特許庁

第１のエクスクルーシブオア回路４０は、メモリへのデータ書き込み時に、メモリに収容されるデータのパリティ符号とメモリ内での収容アドレスに関連する監視パターンの排他的論理和を生成する。例文帳に追加

A first exclusive OR circuit 40 exclusively ORs the parity code of data stored in a memory 10 and a monitor pattern related to the storage address inside the memory when writing data to the memory 10. - 特許庁

第２のエクスクルーシブオア回路４１は、メモリからのデータ読み出し時に、メモリから読み出した検査ビットとメモリ内での収容アドレスに関連する照合パターンの排他的論理和を生成する。例文帳に追加

A second exclusive OR circuit 41 exclusively ORs the check bit read out of the memory 10 and a collate pattern related to the storage address in the memory at the time of reading data out of the memory 10. - 特許庁

電子楽器ＥＭＩは、MIDIエクスクルーシブデータを受信し，ＤＯＳ形式などのオリジナルな形式のデータ及び制御コマンドに戻して、データの記憶を制御する。例文帳に追加

The electronic music instrument EMI receives electronic exclusive data, converts the received data into data of an original format such as a DOS format and a control command, and controls the storage of data. - 特許庁

入力バッファ３−１，３−２の出力電圧を入力するエクスクルーシブ・ＮＯＲ回路６の出力と同期転送用クロック７を２つの入力とするＡＮＤ回路８の出力はＦ／Ｆ９のクロック端子に入力される。例文帳に追加

The output of an exclusive NOR circuit 6 for inputting the output voltages of the input buffers 3-1 and 3-2 and the output of an AND circuit 8 with a clock 7 for synchronous transfer as two inputs are inputted to the clock terminal of the F/F 9. - 特許庁