エラスティックストアの英語

Ｓ／Ｐ変換回路が外部から入力される速度よりも低速で動作させることができるエラスティックストア付きＳ／Ｐ変換回路を得る。例文帳に追加

To provide an S/P (serial/parallel) conversion circuit with an elastic store that can be operated at a processing speed lower than an input speed of received data. - 特許庁

シリアルデータを内部のクロック位相に乗せ換え、動作速度を落として出力するエラスティックストア１と、エラスティックストア１からのデータをパラレルデータに変換するＳ／Ｐ変換回路２ａ〜２ｄとを備えた。例文帳に追加

The S/P conversion circuit is provided with: the elastic store 1 for processing received serial data in response to a phase of an internal clock and providing an output of data at a slowed-down operating speed; and S/P conversion circuits 2a to 2d for converting the data from the elastic store 1 into parallel data. - 特許庁

エラスティックストア１は、複数フレーム分の入力データ６をリセットパルス１３により順次記憶し、リセットパルス１４のタイミングにより記憶されたデータを出力データ７として読み出す。例文帳に追加

The elastic store 1 sequentially stores input data 6 consisting of frames by using a reset pulse 13 and outputs the stored data as output data 7 according to timing of a reset pulse 14. - 特許庁

位相差吸収用に使用されるエラスティックストアメモリのメモリ容量を減少できるディジタル伝送信号処理システムおよびフレーム位相差吸収方式を提供する。例文帳に追加

To provide a digital transmission signal processing system and a frame phase difference absorption system which can reduce a memory capacity of an elastic store memory used for absorbing the phase difference. - 特許庁

この方式ではパッケージ内で発生したクロック系異常、パワーオンクリア、Ｌｏｏｐ Ｂａｃｋ Ｏｎ信号及びエラスティックストア４３，４４の書込み、読出しフレーム位相異常等の情報で読出しタイミング生成カウンタ４２を初期化している。例文帳に追加

In this system, the read timing generation counter 42 is initialized according to information denoting a fault in a clock system, power-on clear, Loop Back On signal, and a fault in write/read phase of the elastic stores 43, 44 or the like caused in the package. - 特許庁