クレシーの英語

マイク、レシーバはそれぞれ第１、２筐体の一端部に設けられている場合、第２形状であるときのレシーバとマイクとの直線距離は、第１形状であるときのレシーバとマイクとの直線距離よりも短い。例文帳に追加

When the microphone and a receiver are provided each at one end of first and second casings, the one-line distance between the receiver and the microphone in the second shape is shorter than that between the receiver and the microphone in the first form. - 特許庁

トラフィックレシーバは、ネットワークを介して受信された複数のフラグメントが、個々の受信されたフラグメントから抽出された個々の計測ブロック内のデータに少なくとも部分的に基づいて完全なデータグラムを構成するかどうかを決定し得る。例文帳に追加

The traffic receiver may determine if a plurality of fragments received via the network constitute a complete datagram based, at least in part, on data within respective instrumentation blocks extracted from each received fragment. - 特許庁

クロック検出回路８０は、クロックレシーバ回路２０からの受信クロックＣＫＩＮと自走クロック生成回路７０からの自走クロックＯＳＣＫを比較し、差動クロック信号線を介してクロックが転送されているか否かを検出する。例文帳に追加

The clock-detecting circuit 80 compares receiving clock CKIN from the clock receiver circuit 20 with a free-running clock OSCK from the free-running clock generating circuit 70, and detects whether the clock is transferring via a differential clock signal line. - 特許庁

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０を含む。例文帳に追加

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70 and a clock-detecting circuit 80. - 特許庁

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。例文帳に追加

A high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 including at least a serial/parallel conversion circuit 40; a self-running clock generation circuit 70, a clock detection circuit 80, and an output mask circuit 90. - 特許庁

クロックレシーバ回路２０は、自走クロック生成回路７０から自走クロックＯＳＣＫを受け、差動クロック信号線を介してクロックが転送されていないことが検出された場合には受信クロックＣＫＩＮの代わりに自走クロックＯＳＣＫをロジック回路ブロック３０に出力する。例文帳に追加

When it is detected that the clock is not transferred via the differential clock signal line, receiving a free-running clock OSCK from the free-running clock generating circuit 70, the clock receiver circuit 20 outputs the free-running clock OSCK to the logic circuit block 30, in place of a receiving clock CKIN. - 特許庁

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。例文帳に追加

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90. - 特許庁

カラオケマイクにおける入力音声を電気信号に変換する際の周波数特性タイプを複数の中から選択可能とし、任意の周波数特性タイプが選択されると、当該周波数特性タイプに割り当てられているトーン周波数にて、カラオケマイクからマイクレシーバに対してトーン信号を送信可能とする。例文帳に追加

To provide a Karaoke microphone system, capable of selecting a frequency characteristic type out of a plurality of types during conversion of input voice into an electric signal in a Karaoke microphone, and capable of transmitting a tone signal from the Karaoke microphone to a microphone receiver at a tone frequency currently assigned to an arbitrary frequency characteristic type, when the arbitrary frequency characteristic type is selected. - 特許庁