In a method for inspecting composite substrate body, a desired bump junction 42 and the ground GND1 of a master chip 34 are selectively conducted by using a register 68, and an N-channel MOSFFT 62 and, at the same time, a prescribed voltage is made to be applied across the ground GND1 and the ground GND2 of a sub-chip 36.例文帳に追加

レジスタ６８およびＮチャンネルＭＯＳＦＥＴ６２を用いて所望のバンプ接合部４２と親チップ３４のグランドＧＮＤ１とを選択的に導通状態にするとともに、該グランドＧＮＤ１と子チップ３６のグランドＧＮＤ２との間に所定の電圧が印加されるようにする。 - 特許庁

Then, between at least one of the first ground G1 and the second ground G2 and the reference line 3, noise blocking means 1b and 2b for blocking the intrusion of the noise N are interposed.例文帳に追加

そして、第１グランドＧ１および第２グランドＧ２のうち少なくとも一方と基準線３との間に、ノイズＮの侵入を阻止するノイズ阻止手段１ｂ，２ｂを介在させる。 - 特許庁

The noise N may penetrate into the ground Gb from the part 4 via the circuit 2a; however, it is prevented from being transferred to the ground Ga by the means 2b.例文帳に追加

ノイズＮは検出部４から第２回路２ａを通じて第２グランドＧｂに侵入し得るが、ノイズ阻止手段２ｂによって第１グランドＧａに移転するのが阻止される。 - 特許庁

SRAM CELL HAVING P+ DIFFUSION CROSS-LINKED SECTION TO WELL CONTACT AND GROUND OR N+ DIFFUSION CROSS-LINKED SECTION例文帳に追加

ウェル・コンタクトおよびグランドへのＰ＋拡散交差部またはＶＤＤへのＮ＋拡散交差部を有するＳＲＡＭセル - 特許庁

The low-speed operation circuit region portion 100nL is formed as a planar ground supply pattern wiring layer in an n-th wiring layer 200n.例文帳に追加

第ｎ配線層２００ｎに低速動作回路領域部分１００ｎＬを面状グランド供給パターン配線層として形成する。 - 特許庁

In this case, the electric charges in the capacitor C flows to ground through a resistor R and the first N channel transistor Q10 is turned off in this stage.例文帳に追加

このとき、コンデンサＣの電荷は抵抗Ｒを介しグランドに流れ、その段階で第１ＮチャネルトランジスタＱ１０がオフする。 - 特許庁

The metallic member M is connected to ground wiring, and can suppress signal interference as a noise measure component N for the overlaid wiring.例文帳に追加

金属部材Ｍはグランド配線と接続され、重ね合わされた配線間のノイズ対策部品Ｎとして信号の干渉を抑制することができる。 - 特許庁

Consequently, electrostatic that has entered from an electrical source terminal 1 passes through the n-channel transistor 3 to a ground line 1 (L2).例文帳に追加

これにより、電源端子１から入った静電気は、Ｎチャネルトランジスタ３を通してグランドライン１（Ｌ２）へ逃げる。 - 特許庁

To obtain a detection signal in which there is no affect of background, detection system or a scanning signal, or detection signal free of waveform distortion due to reduction of S/N ratio.例文帳に追加

バックグランド，検出系及び走査信号の影響や、Ｓ／Ｎ比の低下による波形歪みの無い検出信号を得る。 - 特許庁

The ground potential 8 is applied to a p^- well region 26, and the power source potential 9 is applied to an n^- well region 27.例文帳に追加

ｐ^-ウェル領域２６はグランド電位８が印加されており、ｎ^-ウェル領域２７は電源電位９が印加されている。 - 特許庁

A driver DR comprises a p channel transistor TPD and an n channel transistor TND connected in series between a power supply and ground.例文帳に追加

ｐチャネルトランジスタＴＰＤと、ｎチャネルトランジスタＴＮＤを電源とグランドの間に直列接続して、ドライバＤＲが構成される。 - 特許庁

First and second N channel transistors Q10, Q12 are connected in series between an output terminal (current drawing terminal) 10 and ground.例文帳に追加

出力端（電流吸い込み端）１０に対し、第１および第２ＮチャネルトランジスタＱ１０、Ｑ１２をグランドに向けて直列接続する。 - 特許庁

To prevent the deterioration of C/N characteristics by suppressing the lowering of a Q value of an oscillation feedback capacitance between the emitter of an oscillation transistor(TR) and the ground.例文帳に追加

発振用トランジスタのエミッタとグランド間の発振用帰還容量のＱ値低下を抑え、Ｃ／Ｎ特性の劣化を防止する。 - 特許庁

To enable measurement to a super-low sound pressure level by removing influence of a background noise n(x).例文帳に追加

バックグランドノイズｎ（ｘ）の影響を除去して、超低音圧レベルまでの計測を可能にすること。 - 特許庁

The N-line helical antenna has a ground plate (GP), four helical radiation elements (11-14) helically wound around a virtual cylinder erecting on the ground plate, a conductor wall (15) surrounding the four helical radiation elements on the ground plate, and a coupler (16) for electrically crosswise coupling the four top ends of the four helical radiation elements.例文帳に追加

本発明によるＮ線ヘリカルアンテナは、グランド板（ＧＰ）と、このグランド板上に立設し、仮想円筒の外周面上にヘリカル状に巻かれた４本のヘリカル放射素子（１１〜１４）と、これら４本のヘリカル放射素子の周囲にグランド板上に設けられた導体壁（１５）と、４本のヘリカル放射素子の４点の頭頂部を互いに電気的に十字に結合する結合部（１６）とを有する。 - 特許庁

The first filter (12) has n-pieces of resistive elements (121) connected in series, (n-1)-pieces of capacitive elements (122) connected between an interconnecting point of each of the resistive elements and a ground, and (n-1) resistance elements (123) connected between an interconnecting point of each of the resistive elements and the ground.例文帳に追加

第１のフィルタ（１２）は、直列接続されたｎ個の抵抗素子（１２１）と、抵抗素子の各接続点とグランドとの間に接続されたｎ−１個の容量素子（１２２）と、抵抗素子の各接続点とグランドとの間に接続されたｎ−１個の抵抗素子（１２３）とを有する。 - 特許庁

The second filter (13) has n-pieces of capacitive elements (131) connected in series, (n-1)-pieces of resistive elements (132) connected between an interconnecting point of each of the resistive elements and a ground, and (n-1)-pieces of capacitive elements (133) connected between a connecting point of each of the resistive elements and the ground.例文帳に追加

第２のフィルタ（１３）は、直列接続されたｎ個の容量素子（１３１）と、容量素子の各接続点とグランドとの間に接続されたｎ−１個の抵抗素子（１３２）と、容量素子の各接続点とグランドとの間に接続されたｎ−１個の容量素子（１３３）とを有する。 - 特許庁

A P-type well region 120 is formed at the deep part of an N- type silicon substrate 110, and a ground wiring 130 of a metal film is provided on the surface of silicon substrate 110, discharging an electric charge from the P-type well region 120 to a ground.例文帳に追加

Ｎ型シリコン基板１１０の深部にＰ型ウエル領域１２０が形成され、シリコン基板１１０の表面には、金属膜のグランド配線１３０が設けられ、Ｐ型ウエル領域１２０からの電荷をグランドに排出する。 - 特許庁

An n-type transistor N3 connected to the output terminal VOUT and ground and directly connected to the output terminal of the differential amplifier causes the excess current of the output terminal VOUT to flow into the ground responding to the fluctuation of potential at the output terminal of the differential amplifier.例文帳に追加

そして、出力端子ＶＯＵＴ及びグランドに接続されるとともに、差動増幅器の出力端子に直接接続されるｎ型トランジスタＮ３が、差動増幅器の出力端子での電位の変動に応じて、出力端子ＶＯＵＴの過剰電流をグランドに流す。 - 特許庁

A ground potential 8 is applied to an n^+ impurity region 2 and a p^- well region 6, and a power source potential 9 is applied to a p^+ impurity region 5 and an n^- well region 7.例文帳に追加

そしてｎ^+不純物領域２とｐ^-ウェル領域６とはグランド電位８が印加されており、ｐ^+不純物領域５とｎ^-ウェル領域７とは電源電位９が印加されている。 - 特許庁

When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.例文帳に追加

入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁

A printed wiring board has n kinds of power sources, and is provided with a plurality of power source wiring including the first power source wiring of a first voltage V1 to n-th power source wiring of n-th voltage Vn, and ground wiring making pairs with the power source wiring.例文帳に追加

プリント配線基板は、ｎ種類の電源を有し、第１の電圧Ｖ１を有する第１の電源配線から、第ｎの電圧Ｖｎを有する第ｎの電源配線までを含む複数の電源配線と、電源配線と対をなすグランド配線とが設けられている。 - 特許庁

An N-electrode (bias side electrode) of a photo diode 20 (light receiving element) is connected to the bias supply terminal 11 and a P-electrode (ground side electrode) of the photodiode 20 is connected to the output terminal 13.例文帳に追加

フォトダイオード２０（受光素子）のＮ極（バイアス側電極）が上記バイアス供給端子１１に接続され、P極（グランド側電極）が上記信号出力端子１３に接続されている。 - 特許庁

The n-type MOS field effect transistor N2 is subjected to conduction control based on an identical address signal A and turned off under a state where a potential difference appears between the node Q and the ground VSS.例文帳に追加

このｎ型ＭＯＳ電界効果トランジスタＮ２は、同一のアドレス信号Ａに基づき導通制御され、且つノードＱとグランドＶＳＳとの間に電位差が生じた状態でオフとされる。 - 特許庁

To provide contacts of P well and N well and, suitably, a low cost SRAM (static random access memory) cell having a P+ a diffusion intersection section to ground.例文帳に追加

ＰウェルおよびＮウェルのコンタクトおよび好ましくはグランドへのＰ＋拡散交差部を有する低コストＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）セルを提供すること - 特許庁

Then, oscillation output power is increased as much as the compensated leakage loss in order to suppress the leakage of a part of an oscillation output to the ground through the resistance R11 and a C/N can efficiently be improved.例文帳に追加

したがって、発振出力の一部がエミッタ抵抗Ｒ11を介してグランドに漏れ出ることを抑制するため、その補われた漏洩損失分だけ発振出力電力を増加させ、Ｃ／Ｎを効率的に向上できる。 - 特許庁

NAND gate circuits G1-G4 share an n-type MOS field effect transistor N2 having a current path connected between a node Q where a signal appears and the ground VSS.例文帳に追加

否定的論理積ゲート回路Ｇ１〜Ｇ４は、信号が現れるべきノードＱとグランドＶＳＳとの間に電流経路が接続されたｎ型ＭＯＳ電界効果トランジスタＮ２を共有する。 - 特許庁

The noise N tending to infiltrate into the first ground G1 of a first substrate 1 along an arrow Da through the second circuit 1b from a signal line 3 can be blocked by the noise blocking means 1d.例文帳に追加

このノイズ阻止手段１ｄによって、信号線３から第２回路１ｂを通じて矢印Ｄａに沿って第１基板１の第１グランドＧ１に侵入しようとするノイズＮを阻止できる。 - 特許庁

Then, oscillation output power Po is increased as much as the compensated leakage loss in order to suppress the leakage of a part of an oscillation output to the ground G through the resistance R11 and a C/N can efficiently be improved.例文帳に追加

したがって、発振出力の一部がエミッタ抵抗Ｒ11を介してグランドＧに漏れ出ることを抑制するため、その補われた漏洩損失分だけ発振出力電力Ｐo を増加させ、Ｃ／Ｎを効率的に向上できる。 - 特許庁

A power supply separation unit 31, a ground separation unit 32, and a signal 1 separation unit 33 to a signal N separation unit 34 are provided on interconnect line connecting a transceiver unit 10 and an I/F unit 20.例文帳に追加

トランシーバ部１０とＩ／Ｆ部２０を接続する配線に、電源分離部３１、グランド分離部３２、信号１分離部３３〜信号Ｎ分離部３４を備える。 - 特許庁

Along the gate length of the cell 10, an N-type diffused layer 15 is formed on the side of the power terminal 11 and a P-type diffused layer 16 is formed on the side of the ground terminal 12 with mutual intervals inbetween.例文帳に追加

セル１０のゲート長方向には、電源端子１１側にＮ型拡散層１５が、グランド端子１２側にＰ型拡散層１６が互いに間隔をおいて形成されている。 - 特許庁

To provide an electronic image converting device for achieving an image of a high S/N ratio which is the difference of brightness from the observed original input signal by controlling the increase of the brightness of the background.例文帳に追加

本発明は、バックグランドの輝度上昇を抑制し、観測した本来の入力信号との輝度差であるＳ／Ｎ比が高い映像を得る電子画像変換装置を提供する。 - 特許庁

One side ends of line bypass capacitors C1 and C2 are connected to the live L and the neutral N, and other ends of the capacitors are connected to each other, and a connection point between them is connected to a ground line of a secondary-side circuit.例文帳に追加

ライブＬとニュートラルＮとには、ラインバイパスコンデンサＣ１およびＣ２の一端がそれぞれ接続され、これらのコンデンサの他端は、互いに接続されて、その接続点は、２次側回路のグランド線に接続されている。 - 特許庁

The tuning circuit 3 is provided between a midway portion 2b of the radiation electrode 2 and a ground region 102, and is composed of n pieces of reactance circuits 5-1 to 5-n each having a different reactance value and a switch 6.例文帳に追加

同調回路３は、放射電極２の途中部２ｂとグランド領域１０２との間に介設されており、リアクタンス値が異なるｎ数のリアクタンス回路５−１〜５−ｎとスイッチ６とで構成されている。 - 特許庁

Three or more N channel transistors M11 to M13 are serially connected in their sources and drains, and the source at one end is connected to a ground, and the drain at the other end is connected to the output node.例文帳に追加

ＮチャネルのトランジスタＭ１１〜Ｍ１３は、ソースとドレインとにおいて３以上直列接続され、一端にあるソースがグランドに接続され、他端にあるドレインが出力ノードに接続される。 - 特許庁

The power supply path includes at least one N-type thermoelectric conversion layer 217N and the ground path includes at least one P-type thermoelectric conversion layer 217P.例文帳に追加

電源経路は少なくとも１つのＮ型熱電変換層２１７Ｎを有し、グランド経路は少なくとも１つのＰ型熱電変換層２１７Ｐを有する。 - 特許庁

A body 1 of an audio player is connected with multiple resistors R1 to Rn (n is a natural number) connected in series to a terminal B; multiple operation keys SW1 to SWn connected between the resistors R1 to Rn and a ground; and a headphone remote-control unit 2 having a resistor RA connected between the terminal B and the ground.例文帳に追加

オーディオ再生装置の本体１には、端子Ｂからシリーズに接続された複数の抵抗Ｒ１〜Ｒｎ（ｎは自然数）と、抵抗Ｒ１〜Ｒｎとグランド間に接続された複数の操作キーＳＷ１〜ＳＷｎと、端子Ｂとグランド間に接続された抵抗ＲＡとを有するヘッドホンリモコンユニット２が接続される。 - 特許庁

Switching means QP and QN for controlling a subthreshold current flowing to a circuit (driving circuit) between the circuit and a positive power supply potential Vcc and between the circuit and a ground potential are provided in the circuit that operates mainly at an intermediate potential between the positive power supply potential and the ground potential.例文帳に追加

正の電源電位Ｖｃｃとグランド電位との中間電位を中心に動作を行う回路（駆動回路）に対して、回路と正の電源電位との間及び回路とグランド電位との間に回路に流れるサブスレッショルド電流を制御するためのスイッチ手段Ｑ_P、Ｑ_Nを設け、上記スイッチ手段は選択機能を有する。 - 特許庁

In the corresponding deep N+ type region 14, a P+ type base region 26 for absorbing the surge is formed along the deep N+ type region 14 on the opposite side to a P+ type base region 17, and a ground electrode 27 is formed on the corresponding P+ base region.例文帳に追加

当該ディープＮ＋型領域１４においてＰ＋型ベース領域１７とは反対側にディープＮ＋型領域１４に沿ってサージ吸収用のＰ＋型ベース領域２６が形成され、当該Ｐ＋型ベース領域上にグランド電極２７が形成されている。 - 特許庁

Controlling an application timing of the control signals to n-sets of the output buffers in time division and dividing the simultaneous operating signal can decrease number of simultaneous operating signals and divide the simultaneous operating signal so as to decrease number of the simultaneous operating signals, occurrence of ground noise and reduce power consumption.例文帳に追加

ｎ個の出力バッファへの制御信号の印加タイミングを時分割的に制御し、同時動作信号を分割することにより、同時動作信号数を減少し、グランドノイズの発生が低減され、また、低消費電力化を図ることができる。 - 特許庁

A plurality of fine EA modulators 3 connected by optical waveguide core layers are scatteringly formed and a signal line electrode 12 connected to a metal electrode 7 and a ground line electrode 11 connected to an n type InP cladding layer 10 are formed with the fine EA modulators 3 sandwiched between the electrodes.例文帳に追加

光導波路コア層で連結された複数の微小ＥＡ変調器３を離散的に形成するとともに、金属電極７に接続されたシグナルライン電極１２およびｎ型ＩｎＰクラッド層１０に接続されたグランドライン電極１１を、微小ＥＡ変調器３を挟んで形成する。 - 特許庁

N-channel MOS transistors N51 and N52 have control electrodes connected to a control line CT and are provided between a ground power supply and a power supply line ARVSS for control by a ground control signal CNT_ARVSS supplied from a standby control circuit.例文帳に追加

ＮチャネルＭＯＳトランジスタＮ５１およびＮ５２は、制御線ＣＴに接続される制御電極を有し、接地電源と電源線ＡＲＶＳＳとの間に設けられ、スタンバイ制御回路から供給されるグランド制御信号ＣＮＴ＿ＡＲＶＳＳによって制御される。 - 特許庁

A discharging circuit 7 wherein a resistance 71d is connected to a series circuit of a resistance 71a and an N channel-type power MOSFET 71c with a variable voltage source 71b in parallel with FET 71c, is mounted between an output terminal 62 of a voltage double rectifier circuit 6 and a ground line.例文帳に追加

倍電圧整流回路６の出力端子６２とグランドラインとの間に、抵抗７１ａと可変電圧源７１ｂを備えるＮチャネル型のパワーＭＯＳＦＥＴ７１ｃとの直列回路に抵抗７１ｄをＦＥＴ７１ｃに並列接続した放電回路７を設ける。 - 特許庁

Meanwhile, when the head temperature signal TH and the overheat alarming signal XHOT are to be obtained, the signal line used for pixel data SI, a latch signal LAT, a change signal CH, transferring clock SCK, and an N-charge signal NCHG is connected to the ground potential by the mask switch 70.例文帳に追加

一方、ヘッド温度信号ＴＨ、及び過加熱報知信号ＸＨＯＴを取得する場合には、マスクスイッチ７０により、画素データＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、転送用クロックＳＣＫ、及びＮ−チャージ信号ＮＣＨＧに用いられる信号線をグランド電位に接続する。 - 特許庁