コアテストの英語

マクロコアテスト装置およびマクロコアテスト方法例文帳に追加

EQUIPMENT AND METHOD FOR MACRO CORE TEST - 特許庁

コアテスト回路の生成方法例文帳に追加

GENERATION METHOD OF CORE TEST CIRCUIT - 特許庁

コアテストに伴う素子数の増加を抑制する半導体集積回路と、テストに必要な端子を増やさずにコア回路の連続パターンテストを可能にするコアテスト回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit for reducing the increases in the number of elements associated with core test and a core test circuit, capable of realizing continuous pattern test on a core circuit, without having to increase the number of terminals required for the test. - 特許庁

被試験ミックスドシグナルＬＳＩのデジタル部テストプログラムと、アナログコアテストデータベースから取り込まれるアナログコア情報ファイルに基づいて取り込まれるアナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム及びアナログ部テストパタンを自動生成するシステム及びそのシステムをプログラムとして記録した記録媒体。例文帳に追加

The system automatically generates a test program and an analogue section test pattern of a mixed-signal LSI to be tested by a digital section test program of the mixed-signal LSI to be tested, and an analogue core test program model file and an analogue core test pattern model file which are retrieved based on an analogue core information file which is retrieved from an analogue core test database. - 特許庁

制御手段１、デコード手段２、ダウンロード手段３から成り、コア４の論理回路およびメモリ回路を構成する素子の状態を遷移させるコアテスト回路をコア４の周辺論理回路としてＬＳＩに搭載する。例文帳に追加

The circuit for testing cores consisting of a control means 1, a decoding means 2 and a downloading means 3 and to transit states of elements to constitute a logical circuit and a memory circuit of the core 4, is mounted on an LSI as a peripheral logical circuit of the core 4. - 特許庁

また、コアテスト回路が、複数の結果パターンを格納するテストデータ出力用シフトレジスタをコアの出力端子毎に設け、複数パターンのテスト結果をテストデータ出力用シフトレジスタに取り込んでからスキャンアウトできるようにする。例文帳に追加

The core test circuit is provided with shift registers for test data outputting and storing of a plurality of result patterns for output terminals of the core circuit so as to allow a plurality of pattern test results to be fetched and scanned out of the shift registers for test data output. - 特許庁

開発工数が少なくて済み、コストを抑えることができるとともに、コア内部に修正を加える必要がなく、コア内部の命令メモリが保持する命令セットを更新してコアのバージョンアップを行う際の対処が容易であるコアテスト回路を提供する。例文帳に追加

To provide a circuit for testing cores for which requires fewer development man-hours the rise of cost is suppressed, and which easily copes with version-up of the core by the updating an instruction set held by an instruction memory inside a core without adding the correction to the inside of a core. - 特許庁