コンディションコードの英語

コンディションコード生成部（１３）は、命令が実行される順番に対応して定まる命令の種類の前後関係が所定の条件を満たすとき、命令の実行結果の状態を示すコンディションコードを生成する。例文帳に追加

The condition code generation part (13) generates condition codes showing the status of the execution result of the instructions when prescribed conditions are satisfied by the context of the types of the instructions to be determined according to the order of the execution of the instructions. - 特許庁

情報処理装置は、命令実行制御部（１１）と、演算実行部（１２）と、コンディションコード生成部（１３）とを具備する。例文帳に追加

This information processor is provided with: an instruction execution control part (11); an arithmetic execution part (12); and a condition code generation part (13). - 特許庁

該１組のウォッチポイントにおける各ウォッチポイントは１組のプレコンディションコードを格納しているプログラム可能なプレコンディションレジスタを有しており、該１組のプレコンディションコードは該１組のウォッチポイントにおける各ウォッチポイントに対して同一である。例文帳に追加

Each watch point in the set of watch points is provided with a programmable precondition register for storing a set of pre-condition codes, and the set of precondition codes are made the same to each watch point in the set of watch points. - 特許庁

更に、該プレコンディションレジスタへ入力が結合されている比較器が設けられており、該比較器は該１組のプレコンディションコードにおける少なくとも１個のプレコンディションコードを該コンピュータシステムにおけるデータ値と比較し且つそれに応答して該アクションレジスタに対して信号を供給する。例文帳に追加

Moreover, this computer system is provided with a comparator of which input is connected with the precondition register, and the comparator compares at least one precondition code in the set of precondition codes with a data value in the computer system, and supplies a signal to the action register in response to this. - 特許庁

該１組のウォッチポイントにおける各ウォッチポイントは該１組のウォッチポイントにおける各ウォッチポイントに対して同一な１組のプレコンディションコードを格納するプログラム可能なプレコンディションレジスタを有している。例文帳に追加

Each watch point in the set of watch points is provided with a programmable precondition register which stores a set of precondition codes which are made the same for each watch point in the set of watch points. - 特許庁

ＡＬＵの生成するコンディションコードが変更命令の実行を示していればＡＬＵの演算結果と命令メモリの書き込み制御信号を命令変更バスに出力して命令メモリを変更して、同時にインターロック信号を生成する命令メモリ変更部を備える。例文帳に追加

An instruction change apparatus includes a command memory change unit for outputting the write-in control signal and the result of the mathematical operation of the ALU and the instruction memory to an instruction modification bus to change the instruction memory and simultaneously generating an interlock signal if a condition code generated by the ALU shows the execution of a change command. - 特許庁

ＣＰＵのデコーダは、指定した汎用レジスタｒｎ内でソースビットの内容をデスティネーションビットに転送するｂｍｏｖ命令を実行する際に、双方が同じビットに指定されている場合は、コンディションコードレジスタ内に配置されるキャリーフラグ［Ｃ］の内容を、レジスタｒｎのデスティネーションビットに転送する処理を実行する。例文帳に追加

When executing bmov instruction for transferring the content of a source bit in a specified general-purpose register (rn) and if the both are specified as the same bit, a decoder of a CPU executes a processing of transferring the content of a carry flag [C] disposed in a condition code register to a destination bit of the register (rn). - 特許庁