サスペンドさせるの英語

受信ノードがサスペンド状態からレジューム状態に遷移する際の、ＰＬＬ回路のロック時間を短縮させる。例文帳に追加

To shorten lock time of a PLL circuit, when a receiving node changes from a suspend state to a resume state. - 特許庁

また、制御部は、接続部がサスペンド状態のときに通信部に対して通信要求があると、接続部を一時的動作状態に移行させる。例文帳に追加

The control unit causes the connection unit to enter the temporary operation state when a communication request is made to the communication unit during the suspend state. - 特許庁

サスペンドモードからの復帰におけるセキュリティを向上させることができる記憶装置、情報処理装置、情報処理システムを提供する。例文帳に追加

To provide a storage device, an information processor and an information processing system for improving security in restoration from a suspend mode. - 特許庁

フラッシュメモリーがビジー状態であれば（Ｓ４で肯定判定）、サスペンドコマンドを発行して、第２システムの処理を中断させる（Ｓ６）。例文帳に追加

When a flash memory is in a busy state (an affirmative determination in S4), the first system issues a suspend command to interrupt the processing of the second system (S6). - 特許庁

この後、ＣＰＵ１２は所定時間内に所望のパケットを受信したことが確認できなければ、再びシステムをサスペンド状態に移行させる。例文帳に追加

Then when the CPU 12 fails to confirm that a desired packet is received within a predetermined time, the CPU 12 puts the system back into the suspend state again. - 特許庁

電力調整処理は、アクセス中でなければデバイス機器２へのパケット送信を停止し、サスペンド状態へ移行させることで行う。例文帳に追加

The power adjustment processing is performed by stopping packet transmission to a device 2, when it is not under access, to shift the device 2 to a suspended state. - 特許庁

データの連続読み出し時にサスペンド機能を行う出力制御信号に基づき、データの出力制御と共にサスペンド状態か否かの通知信号を同期動作させることができる半導体記憶装置及びその制御方法を提供すること例文帳に追加

To provide a semiconductor memory in which output control of data and synchronizing operation of a notification signal indicating whether a state is in a suspend-state or not can be performed based on an output control signal performing a suspend-function in continuous read-out of data, and to provide a control method for the semiconductor memory. - 特許庁

本発明は、モニタアドレスを示す関連するアドレスオペランドを有する第１命令を有する第１スレッドを含む複数のスレッドの実行を可能にする複数の実行ユニットと、前記第１スレッドの実行をサスペンドするサスペンド論理と、前記モニタアドレスへのメモリアクセスに応答して前記第１スレッドを再開させるモニタとを有することを特徴とするプロセッサからなる。例文帳に追加

This invention is composed of the processor characterized by having a plurality of execution units capable of executing a plurality of threads including a first thread having a first command having a related address operand indicating a monitor address, suspending logic for suspending execution of the first thread, and a monitor for resuming the first thread in response to a memory access to the monitor address. - 特許庁