ディジタル信号解析器の英語

測定アナログ信号をディジタル化して高調波の解析を行う高調波解析装置であって、ディジタル回路で構成され、測定アナログ信号のゼロクロス信号に基づき、ゼロクロス信号のＮ倍の周波数を有し測定アナログ信号のディジタル化に用いるサンプリングクロックを生成するサンプリングクロック発生器を設けたことを特徴とするもの。例文帳に追加

The harmonic analyzer converts measured analog signals into digital form, performs harmonic analysis, and is provided with a sampling clock generator 9 constituted of a digital circuit for generating a sampling clock which has a frequency N-times higher than a zero-cross signal on the basis of a zero-cross signal of the measured analog signals and which is used for the conversion of the measured analog signals into digital form. - 特許庁

アナログ／ディジタル変換器を用い受信信号をディジタル・データに変換しスペクトル解析を行うNMR装置を用い行うNMR測定方法において、折り返しの回数をピーク周波数の変化から判断し周波数識別を行う。例文帳に追加

The NMR measuring method for using an NMR device performing spectral analysis, by converting a receiving signal into data by using an analog/digital converter determines the number of times of the loop back from change of a peak frequency to perform frequency discrimination. - 特許庁

入力端子Ｔ１と出力端子Ｔ２との間に挿入されるディジタル信号処理回路であって、最高周波数検出回路１と、加算器２と、スペクトル解析回路３と、乗算器１１で構成される。例文帳に追加

A digital signal processing circuit interposed between an input terminal T1 and an output terminal T2 comprises a maximum frequency detecting circuit 1, an adder 2, a spectrum analyzing circuit 3, and a multiplier 11. - 特許庁

ビット誤り率（ＢＥＲ）決定部におけるディジタル信号解析器の出力信号の評価に必要な、高速ハードウェア部品数及び／またはソフトウェア・ルーチン実行時間を減少させることのできる方法およびシステムを提供する。例文帳に追加

To provide a method and a system capable of reducing the number of high speed hardware components and/or execution time of a software routine to be used for evaluation of an output signal of a digital signal analyzer in a bit error rate (BER) determining unit. - 特許庁

本発明では動的偏差分布と入力周波数の間の関係に関するモデルを提出し、高速高解析の高品質信号発生器を持たない状況でも比較的高い入力周波数のアナログ・ディジタル変換器の有効ビット数を予知することができる。例文帳に追加

Thus, it is possible to present a model related with a relation between dynamic deviation distribution and input frequencies, and to predict the number of valid bits of the analog/digital converter whose input frequencies are relatively high even under a situation that this device is not provided with any high quality signal generator capable of performing high speed and excellent analysis. - 特許庁

ブロックノイズレベル積算位相出力部２０は、ディジタル微分解析器を用いて、画像信号のリサイズ前のブロックサイズと画像信号のリサイズ後の画像サイズに応じてリサイズ前のブロック位相とリサイズ後のブロック位相とを対応づけることによって、複数の積算値保持部１１−０〜１１−Ｘの中から、ブロックノイズレベルを積算する一つの積算値保持部を決定する。例文帳に追加

The block noise level integration phase output unit 20 determines one integration value holding section to integrate the block noise level from among the plurality of integration value holding sections 11-0 to 11-X by making a block phase prior to resizing corresponding to a block phase after resizing in accordance with a block size prior to resizing the image signal and an image size after resizing the image signal, while using a digital differential analyzer. - 特許庁