バッファレジスタの英語

カウント値が“０”になったときのアンダフロー信号１０により、バッファレジスタ４の設定値がデッドタイム格納レジスタ５Ａにロードされる。例文帳に追加

By underflow signals 10 when a counted value becomes '0', the set value of a buffer register 4 is loaded to a dead time storage register 5A. - 特許庁

コンテキスト処理（Ｐ１〜Ｐ３）及び判断（Ｄ１〜Ｄ３）に必要な全データをメモリよりバッファレジスタ６０１に一括して取り込む。例文帳に追加

Data required for context processing (P1-P3) and judgment (D1-D3) are collectively fetched to a buffer register 600 from a memory. - 特許庁

データ転送のソース又はディスティネーションの何れか一方のロケーションに前記バッファレジスタ手段を指定可能にする。例文帳に追加

The buffer register means is made possible to be specified to either location of a source or destination of the data transfer. - 特許庁

そして、メモリ１０３から攪拌したデータ（インターリーブしたデータ）を読み出すと同時に、バッファレジスタ１０９からもデータを出力する。例文帳に追加

Agitated data (interleaved data) are read from the memory 103, while data is outputted from the buffer register 109. - 特許庁

このパラレルデータは、サンプリング周期毎にスイッチ回路１０１２を介して入力バッファレジスタ１０１３，１０１４に交互に取り込まれる。例文帳に追加

The parallel data are alternately inputted to input buffer registers 1013, 1014 through a switching circuit 1012. - 特許庁

バッファレジスタ１０９には、メモリ１０３から、１ワード分の情報ビットを一度に読み出し、蓄積する。例文帳に追加

An amount with a single word of information bit is read from a memory 103 at in one stroke and is accumulated in the buffer register 109. - 特許庁

バッファレジスタを備える直列−並列バッテリ・システムがバッテリ又はバッテリセルの各接合に結合される。例文帳に追加

A series-parallel battery system with buffer resistors is coupled to each junction of batteries or battery cells. - 特許庁

周波数等化器３にバッファレジスタ８を備えたＩＩＲフィルタ６を用いることにより、一つのＩＩＲフィルタをバッファレジスタ経由で複数回使用することにより、少ないハードウェアで急峻な振幅特性を備えた等化器を構成することにより高性能な波形等化器を安価に実現すことができる。例文帳に追加

An IIR filter 6 provided with a buffer register 8 is employed for a frequency equalizer 3 and using the IIR filter for a plurality of number of times via the buffer register can configure the equalizer with a steep amplitude characteristic having small hardware so as to realize the waveform equalizer with high performance at a low cost. - 特許庁