意味 | 例文 (53件) |
ビットの組合せの英語
追加できません
(登録数上限)
「ビットの組合せ」の部分一致の例文検索結果
該当件数 : 53件
ドライバービット及びねじ並びにこれらの組合せ例文帳に追加
SCREWDRIVER BIT, SCREW, AND COMBINATION OF THOSE - 特許庁
情報語当たりのビットセルの数を低減し、又特有なビット組合せ数の低減を防止する。例文帳に追加
To reduce the number of bit cells per an information word and to prevent reduction of the number of specific bit combination. - 特許庁
ねじとドライバービットの組合せ及びその製造用ヘッダーパンチ例文帳に追加
COMBINATION OF SCREW AND DRIVER BIT, AND HEADER PUNCH FOR MANUFACTURING THE SAME - 特許庁
ねじ及びドライバービットとの組合せ並びにねじ製造用ヘッダーパンチ例文帳に追加
COMBINATION OF SCREW AND DRIVER BIT AND HEADER PUNCH FOR MANUFACTURING SCREW - 特許庁
その組合せは、Nビットの情報フィールドをN+Mビットの第1記憶位置にロードし、Mビットの予約フィールドをN+Mビットの第2記憶位置にロードする。例文帳に追加
By the combination, the information field with N bits is loaded on a first storage position of N+M bits and the reservation field with M bits is loaded on a second storage position of N+M bits. - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解!
「ビットの組合せ」の部分一致の例文検索結果
該当件数 : 53件
いろいろなシステムでは、他の意味のないモードビットの組合せに特別な意味を与えている。例文帳に追加
Various systems attach special meanings to otherwise meaningless combinations of mode bits.発音を聞く - JM
組合せ回路は固有の通信レートで発生するデータ・ビットの固有のパターンを探索する。例文帳に追加
A combination circuit searches for a specific pattern of data bits generated at a specific communication rate. - 特許庁
いじり防止ねじ及びドライバービットとの組合せ並びにいじり防止ねじ製造用ヘッダーパンチ例文帳に追加
TINKER PREVENTION SCREW, COMBINATION WITH DRIVER BIT, AND TINKER PREVENTION SCREW-MANUFACTURING HEADER PUNCH - 特許庁
分割モードによる伝送形式組合せ表示ビットの伝送装置及び方法例文帳に追加
DEVICE AND METHOD FOR TRANSMITTING TRANSMISSION MODE COMBINATION DISPLAY BIT BY DIVISION MODE - 特許庁
LPCM192/24フォーマットを読取ることのできるプレーヤは一次ビット流と二次ビット流を組合せ、レンダリングのために複合LPCM192/24ビットストリームを生成する。例文帳に追加
Media players capable of only reading LPCM 192/24 format can operate by rendering the primary and secondary data stream combine to create a composite LPCM 192/24 data stream for rendering. - 特許庁
入力レジスタ10からの各データを冗長ビットエンコーダ20で正規ビットと冗長ビットからなるペア信号としてそれぞれ冗長組合せ論理回路30に入力し、その冗長組合せ論理回路30から出力するペア信号の正規ビットを正転クロックCLKで動作する出力レジスタに入力させる。例文帳に追加
Data from an input register 10 are inputted to a redundant combinational logic circuit 30, respectively as paired signals comprised of regular bits and redundant bits by a redundant bit encoder 20, and the regular bits of the paired signals outputted from the redundant combinational logic circuit 30 are inputted to an output register which is operated by a forward rotation clock CLK. - 特許庁
modeの指定は以下にあげるファイルタイプのうちの 1 つと、許可属性の組合せ (ビットごとの OR を使用) で行う。例文帳に追加
It should be a combination (using bitwise OR) of one of the file types listed below and the permissions for the new node.発音を聞く - JM
レジスタファイルはさらに、間接アドレス指定のため論理16ビットレジスタを提供するためレジスタの対を組合せるための手段を含む。例文帳に追加
The register file further includes a means for combining a pair of registers to provide a logical sixteen-bit register for indirect addressing. - 特許庁
|
意味 | 例文 (53件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
「ビットの組合せ」のお隣キーワード |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |