フィールド・プログラマブルの英語

フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）およびプロセッサを使用して、デジタルフィルタリング、復調、および位置の算出を行う。例文帳に追加

A Field Programmable Gate Array (FPGA) and processor are used to digitally filter, demodulate and compute position. - 特許庁

フィールド・プログラマブル・アナログ・アレイ（ＦＰＡＡ）で実現可能なスイッチドキャパシタ回路のシミュレーションを行うことができるようにする装置および方法を提供すること。例文帳に追加

To provide a device and a method for performing the simulation of a switched capacitor circuit capable of being realized by a field programmable analogue array (FPAA). - 特許庁

再構築可能なディジタル回路８１、８２はたとえば、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレー）を用い、ＦＰＧＡのメモリに希望するプログラムをロードして、そのプログラムに従って処理を行う。例文帳に追加

The digital circuit 81 and 82, capable of being re-built use a FPGA(field programmable gate array), for example, and load a desired program into the memory of the FPGA, and conduct processings in accordance with the program. - 特許庁

本発明はそれぞれ設定データにより内部機能が決まる複数のセル・ロジック・アレイ・ブロック（ＣＬＡＢ）が各ＣＬＡＢ間の信号の接続を切り替えるスイッチにより接続されたフィールド・プログラマブル・ゲート・アレイに関し，フィールド・プログラマブル・ゲート・アレイについて評価を行う時に，合成及びマッピングの度にタイミングが異なることによる不安定な状態が設計ミスなのかマッピングによるものかを解析することができることを目的とする。例文帳に追加

To provide a field programmable gate array (FPGA) capable of analyzing whether an instable state caused by a different timing in synthesis and mapping depends on a design error or mapping when evaluating an FPGA that does not comprise a spare cell for circuit correction. - 特許庁

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。例文帳に追加

To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device. - 特許庁

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。例文帳に追加

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device. - 特許庁

所望のデータ処理を実行する際に、そのデータ処理に応じて、必要なコンフィグレーション・データのみをフィールド・プログラマブル・ゲートアレイ内のコンフィグレーション用メモリにダウンロードすることにより、効率良く、初期の立ち上がりを高速化し、システム性能を向上させたデータ処理装置及びその処理方法を提供する。例文帳に追加

To provide a data processor and its processing method capable of efficiently accelerating initial rise and improving the performance of a system by downloading only necessary configuration data to a configuration memory built in a field programmable gate array in accordance with required data processing to be executed. - 特許庁

映像伝送ユニット２００−１内に設けられる画像圧縮符号化手段と伝送符号化手段は、例えば、書き換え可能な不揮発性メモリに格納されたプログラムによって信号処理を行うディジタル信号プロセッサと、設定された論理条件で演算処理を行うフィールド・プログラマブル・ロジック・アレイとで構成されている。例文帳に追加

The compression/coding means and the transmission/ coding means provided within the picture transmission unit 200-1 each has a rewritable nonvolatile memory for storing programs with procedures corresponding to the coding format and the communication protocol respectively, a digital signal processor which executes signal processing according to the program stored in the memory, and a field programmable logic array which executes logical operation according to set logic conditions. - 特許庁