レジスター比の英語

アドレス選択部は、外部から論理的アドレスを受信して、不良ブロックマッピングレジスター部に貯蔵された不良ブロックアドレスと比較する。例文帳に追加

An address selection part receives a logic address externally, and compares it with the defective block address stored in the defective block mapping register part. - 特許庁

レジスターＲＥＧ２に格納した状態値がレジスターＲＥＧ１に格納した正常終了値と不一致になると、比較回路ＣＭＰ１は異常信号ＮＧを出力し、シーケンス・コントローラＳＣ１はＣＰＵ４に割込み要求を発してデータ転送を中断させる。例文帳に追加

When the state value stored in the register REG2 becomes unmatched with the normal end value stored in the register REG1, a comparative circuit CMP1 outputs an abnormality signal NG, and the sequence controller SC1 transmits an interruption request to a CPU 4 to interrupt the data transfer. - 特許庁

Ａ／Ｄ変換回路は、逐次比較における比較動作を行う比較部５０と、逐次比較により更新される逐次比較用データＲＤＡを記憶する逐次比較レジスターＳＡＲを有する制御回路２０と、を含む。例文帳に追加

The A/D conversion circuit includes a comparison section 50 for performing comparison actions of successive approximation, and a control circuit 20 having a successive approximation register SAR for storing successive approximation data RDA updated by successive approximation. - 特許庁

比較部３０は、全てのメモリーデータが一致するか否か判定するための第１の比較処理と、複数のブロックの各ブロックについて当該ブロックのメモリーデータと当該ブロックに対応づけられたレジスターに書き込まれたレジスターデータとが一致するか否かを判定するための第２の比較処理を行う。例文帳に追加

The comparison part 30 performs first comparison processing for determining whether or not all of the memory data match one another, and second comparison processing for determining whether or not the memory data of each of the plurality of blocks match the register data written in the register associated with the block. - 特許庁

集積回路装置１であって、入力データ４００が書き込まれる複数のブロック１００、１０２を含む不揮発性メモリー１０と、ブロックのそれぞれに対応付けられ、ブロックに書き込まれたデータ（メモリーデータ）のそれぞれが所与のタイミングで書き込まれる複数のレジスター２０、２２と、メモリーデータおよびレジスターに書き込まれたデータ（レジスターデータ）を受け取り、比較処理を行う比較部３０とを含む。例文帳に追加

The integrated circuit device 1 includes: a non-volatile memory 10 which includes a plurality of blocks 100 and 102 in which input data 400 are written; a plurality of registers 20 and 22 which are associated with the blocks and stores data (memory data) written in the blocks in a predetermined timing; and a comparison part 30 which receives the memory data and the data (register data) written in the registers, and compares them. - 特許庁

入力データが順次入力される場合、順次配列されたシフトレジスターを利用して入力データを順次伝送し、欠陷のあるメモリセルアレイに対応するシフトレジスターはデータ格納をスキップして次のレジスター部にデータを伝送することで、データアドレシング動作またはリダンダンシー動作の時アドレス比較動作なしに速やかにデータを入力することができる半導体メモリ素子のアドレシング回路及びこれのデータアドレシング方法を提供する。例文帳に追加

To provide an addressing circuit of a semiconductor memory element, and to provide its data addressing method, wherein data can be quickly inputted without address comparison for data addressing or redundancy operation by: sequentially transferring input data, when the data are sequentially input, by utilizing shift registers successively arranged; and transferring the data to the next register by skipping data storage of the shift register corresponding to a memory cell array with a deficiency. - 特許庁

比較的小額な商品購入や代金支払いを行う際にも手軽かつ迅速に銀行口座間での決済を行うことが可能な電子決済システムと、電子決済に利用されるレジスター装置を提供する。例文帳に追加

To provide an electronic settlement system allowing easy and quick settlement between bank accounts even when performing relatively inexpensive purchase of a commodity or payment, and to provide a register device used for the electronic settlement. - 特許庁