不純物の補償の英語

不純物のドーピング工程でのイオンの衝突によって発生した結晶のダメージ回復が行えると同時に、未結合手の補償を行うことの可能な半導体素子の製造方法を提供することを目的とする。例文帳に追加

To provide a method of manufacturing a semiconductor element, which can make a recovery from the damages to the crystal of a polycrystalline semiconductor layer, which is generated by a collision of ions in an impurity doping process, and also can make compensation for uncombined species. - 特許庁

ゲート閾値電圧の測定結果に基づいて不純物活性化の加熱条件を設定することで、単位ＦＥＴ構造の特性の不揃いを補償し、半導体装置の特性を揃えることができる。例文帳に追加

The heating condition of impurity activation is set on the result of measurement of the gate threshold voltage, whereby, the irregularity of characteristics of an unit of FET structure is compensated, and the characteristics of semiconductor device can be made uniform. - 特許庁

ｐ^- チャネル領域の形成方法としては、表面付近の注入量を減らした多重注入法、ｐベース領域へのドナー不純物の注入による補償法、エピタキシャル成長による方法等がある。例文帳に追加

The formation methods for the p--channel area include a multiple injection method to inject an reduced amount to the vicinity of surface, a compensation method to inject donor impurities to the p-base area, an epitaxial growth method, etc. - 特許庁

埋め込みｎ型不純物領域によりチャネル層のテール領域が補償されるため、実効チャネル領域の深さとチャネル長を同等にできる。例文帳に追加

A tail region of the channel layer is compensated by the embedded n-type impurity region, so that the depth of the effective channel region and the channel length can be made equal. - 特許庁

これにより、ｎ^+型ソース領域４を形成する際に注入されたｎ型不純物がｎ^+型ソース領域４の所望深さよりも深い位置まで入り込んだとしても、それをｐ^+型層６にて補償することが可能となる。例文帳に追加

Thereby, even if n type impurities injected in forming the n^+ type source region 4 intrude to a deep position relative to a desired depth of the n^+ source region 4, it is compensated by the p^+ type layer 6. - 特許庁

補償イオン注入後の不純物のシリコン基板内での拡散を押さえ、トランジスタ特性や素子分離特性の変動を防止することができ、安定で特性の変動やばらつきの少ない半導体装置を実現することができる半導体装置のコンタクト形成方法の提供を課題とする。例文帳に追加

To provide a semiconductor device which is stable and reduces the fluctuation or dispersion of characteristics, by suppressing the diffusion of an impurity inside a silicone substrate after compensation ion injection, and preventing the fluctuation of transistor characteristics or element separation characteristics. - 特許庁

減圧ＣＶＤ法による酸化シリコン膜１４の成膜は、８５０℃未満の反応炉（ファーネス）内で行い、コンタクト・ホール１６の底面の基板内に形成される補償領域１７の不純物活性化アニールは、１０００℃未満のＲＴＡ（ラピッド・サーマル・アニール）で行う。例文帳に追加

The formation of a silicon oxide film 14 using a reduced CVD method is conducted within a reaction furnace at a temperature lower than 850°C and the impurity activation annealing of a compensation regions 17, which are formed in a substrate under the bottom of contact holes 16, is conducted through RTA(rapid thermal annealing) at a temperature lower than 1,000°C. - 特許庁

ＩｎＰ層２３中のアンチモン不純物は正孔を生成するように作用するけれども、この生成キャリアをＩｎＰ層２３中に添加されたシリコンが補償して、ＩｎＰ層２３の第２の部分２３ｄは十分なｎ導電性を示す。例文帳に追加

Although antimony impurity in the InP layer 23 operates to generate a hole, silicon added into the InP layer 23 compensates a generated carrier and a second part 23d of the InP layer 23 shows sufficient n-conductivity. - 特許庁