不足形半導体の英語

高集積半導体素子の上部金属配線形成工程において工程マージンの不足による下部金属配線との接触不良からの問題点を解決することができる半導体素子の金属配線形成方法を提供する。例文帳に追加

To provide a method of forming a metal interconnection of a semiconductor device which can solve the problems caused by a defective contact between upper and lower metal interconnections, due to insufficient process margin in a process of forming the upper metal interconnection of the high integration semiconductor device. - 特許庁

レーザーダイシングを行って、分離層１４５の下でコレクタ電極１１１を過不足なくきれいに切断した後、両面粘着テープ１３７をコレクタ電極１１１から剥がして半導体チップとすることで逆阻止型の半導体装置を形成する。例文帳に追加

A collector electrode 111 is cut clean perfectly under the isolation layer 145 by laser dicing, and then the both-sided adhesive tape 137 is peeled off from the collector electrode 111 to form the semiconductor chip provided as the reverse blocking type semiconductor device. - 特許庁

半導体素子が形成される基板の裏面を研削する裏面研削工程を含む薄型半導体デバイスの製造方法であって、裏面研削が不足であったり進み過ぎたりするのを防止することができるとともに、研削加工の高速化を図ることができて、生産効率を向上させることができる半導体デバイスの製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device, which is a method of manufacturing a thin-film semiconductor device including a backgrinding process for grinding the back of a substrate where a semiconductor element is formed, and prevents backgrinding from becoming insufficient or advancing excessively, speeds up grinding, and improves a production efficiency. - 特許庁

よって、Ｉｎを含む窒化物半導体１２のように熱による劣化が大きいものを形成する際に、温度を低くしても窒素不足が起こらず、優れた特性がえられる。例文帳に追加

Therefore, excellent characteristics can be acquired without causing the shortage of nitrogen even at low temperature, at the time of forming such an object whose degradation due to heat is large as the nitride semiconductor 12 containing In. - 特許庁

犠牲層エッチングの進行状況をインラインで確認することができる半導体エッチングモニタをセンサ部分と同一のウエハ上に形成することによりエッチング不足、もしくは過剰エッチングを防止する。例文帳に追加

Trouble such as insufficient etching or over etching can be prevented by it that a semiconductor etching monitor capable of ascertaining the etching state of a sacrificial layer in an in-line manner is formed on the same wafer with a sensor. - 特許庁

エッチング工程後に側壁で発生するオーバーエッチングまたはエッチング不足を確認することが可能な半導体素子のテストパターン形成方法を提供すること。例文帳に追加

To provide a method of forming a test pattern of a semiconductor device that allows recognizing an overetch or an underetch occurring at a side wall after an etching process. - 特許庁

半導体ウェハ等にＦＥＴのゲート絶縁膜などを形成するための半導体薄膜成膜装置および成膜方法について、成膜室に供給される原料ガスの量を、過剰に供給することなく、また、供給量を不足させることなく制御し、膜中の欠陥や不純物を生じさせないようにすること。例文帳に追加

To obtain a semiconductor thin film depositing system and method for forming the gate insulating film of an FET, or the like, on a semiconductor wafer, or the like, in which the film is formed while eliminating defects and impurities by controlling the quantity of a material gas being supplied to a film deposition chamber such that the material gas is not supplied excessively nor deficiently. - 特許庁