入出力制御プロセッサの英語

複数のプロセッサが処理を直列に実行する場合、データ入力を行うプロセッサ１は、入出力資源を管理すると共に、プロセッサ間の排他制御を行うための入出力制御セマフォを管理する。例文帳に追加

When multiple processors perform processsings in series, a processor 1 which inputs data manages input/output resources and also controls an input/output control semaphore which performs exclusive control among the processors. - 特許庁

プロセッサ装置と入出力装置との間のデータ入出力を制御する入出力制御装置において、処理を高速化する例文帳に追加

To heighten processing speed in an input/output control unit for controlling data input/output between a processor device and an input/output device. - 特許庁

マイクロプロセッサーにIC化されたメモリーや入出力制御部を組み合わせたコンピューター例文帳に追加

a computer made up of the combination of a microprocessor, an integrated circuit memory, and integrated circuit input-output controller発音を聞く  - EDR日英対訳辞書

制御装置１００は、プロセッサ装置２、２ａと入出力装置３、３ａ、３ｂとを有する。例文帳に追加

This control unit 100 has the processor devices 2, 2a and the input/output devices 3, 3a, 3b. - 特許庁

マルチプロセッサシステム及び入出力制御装置並びにリクエスト発行方法例文帳に追加

MULTIPROCESSOR SYSTEM, INPUT/OUTPUT CONTROLLER AND REQUEST ISSUANCE METHOD - 特許庁

マルチプロセッサ構成の計算機システムにおいて、システム支援プロセッサを特別に構成することなく、入出力、保守インタフェース処理機能を持つシステム制御用プログラムを命令プロセッサIP上で動作させる。例文帳に追加

To operate a program for system control having input/output and maintenance interface processing functions on an instruction processor IP without particularly constituting a system assisting processor in a computer system with multi-processor configuration. - 特許庁

そして、プロセッサ１によってアクセスされたデータがプロセッサ２に対応して管理されている場合、入出力制御部４０１は、アクセスされたデータをプロセッサ１に供給する。例文帳に追加

When the data accessed by the processor 1 is managed while it is correlated with the processor 2, the input/output control section 401 supplies the accessed data to the processor 1. - 特許庁

あるプロセッサが始動／停止の動作を行う際に、該プロセッサから他のプロセッサが保有する外部アクセス・サイクルを延長させるＷａｉｔ機能を制御し、他のプロセッサの、メモリや外部入出力デバイスなどに対する外部アクセス・サイクルの延長を行うことにより、複数のプロセッサの始動／停止を同期化させる。例文帳に追加

To control a wait function for prolonging an external access cycle possessed by other processor from a processor when the processor operates to start and stop, and synchronize start and stop of a plurality of processors by prolonging the external access cycle to a memory and an external input/output device of the other processor. - 特許庁