時間・順序の英語

順序回路セルの真理値表及びパス・コンディションのセル情報を正確に、かつ短時間で作成することの可能なセル情報作成装置を提供する。例文帳に追加

To provide a cell information preparing device capable of preparing truth tables of sequence circuit cells and cell information of path condition accurately in a short period of time. - 特許庁

時間系列順序の同時発生の複数のフレームからなる各集合について、各キー・フレームの主層は、フレーム間圧縮法を使用して圧縮される。例文帳に追加

For each set of contemporaneous frames in time sequence order, the main layer of each keyframe is compressed by using an inter-frame compression technique. - 特許庁

したがって、遅延時間の設定によって、直流電源装置１の各出力から負荷回路への電力供給・停止が各出力毎に順序、期間を自由に設定することができる。例文帳に追加

Therefore, the order and period of power supply/stop from each of outputting of a DC power unit 1 to the load circuit can be freely set for every outputting. - 特許庁

発電機リストの更新・並び替えの指標の種類を区別することで、先発先停方式または稼働時間積算方式あるいは順序固定方式の台数制御を実現する。例文帳に追加

By having the kind of index of update/rearrangement of the power generator list differentiated, unit number control, a first-generation first-stop method, an operation time summing method or an order fixing method is realized. - 特許庁

符号化管理部１０１は撮影／表示時間順に入力された視点画像Ｍ（０）、Ｍ（１）、Ｍ（２）、・・・を構成する各符号化対象画像の参照依存関係、符号化順序を管理すると共に、視点参照依存カウントを管理する。例文帳に追加

In a multi-view video encoding apparatus, an encoding management unit 101 manages a reference dependent relation and encoding order of video images to be encoded constituting multi-view video images M(0), M(1), M(2) input in a photographing/display time order, and manages a viewpoint reference dependent count. - 特許庁

コンピュータシステムは、インターフェース改良機構１０を構築し、監視部１２でユーザ１７によるユーザ・インターフェース１６の使用頻度、使用時間帯及び使用順序等を監視して監視結果を順次記憶装置１１に記憶する。例文帳に追加

In a computer system, an interface improving mechanism 10 is constructed, and the use frequency, use time zone, and use order of a user interface 16 and the like by a user 17 are monitored by a monitoring part 12, and the monitored result are successively stored to a storage device 11. - 特許庁

３つのＮ進数変数から形成されるトリプレット（ｚ、ｙ，ｘ）から生成される数ｃ（＝（Ｎ・Ｎ）ｚ＋Ｎｙ＋ｘ）から、計算の時間順序が規定されているプログラム式：ｆｏｒ（ｉ＝２；ｉ＞＝０；ｉ＋＋）｛ｓ［ｉ］＝ｃＤＩＶ（Ｎ・Ｎ），ｃ＝３（ｃ％Ｎ・Ｎ）｝．（ｃＤＩＶ（Ｎ・Ｎ）はｃをＮの２乗で割った時の商、ｃ％Ｎ・ＮはｃをＮの２乗で割った時の余り）により復号化してそのトリプレット（ｚ、ｙ，ｘ）を得る。例文帳に追加

It has a common calculation circuit to perform the three-time calculation. - 特許庁

画素の選択及び応力付与要素への電圧印加時間の延長のために各画素毎に薄膜トランジスタ１８を配設すると共に、各薄膜トランジスタを選択駆動するアクティブ・マトリックス式電気配線２０を形成した薄膜トランジスタ回路層１４を具備し、磁気光学層、圧電層、薄膜トランジスタ回路層の順序で積層されている。例文帳に追加

A thin film transistor circuit layer 14 wherein thin film transistors 18 are disposed for every pixel for selecting the pixels and elongating time for applying voltage to the stress imparting elements and active matrix system electric wiring lines 20 selectively driving the respective thin film transistors are formed is provided and the magneto-optical layer, the piezoelectric layer and the thin film transistor circuit layer are layered in this order. - 特許庁