準備電位の英語

閾値補正準備が完了すると、時刻ｔ_23において、電源供給部は、電源線ＤＳＬ２１２に供給する電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えることにより、ＥＬパネルの全画素に同時に閾値補正動作が開始される。例文帳に追加

After the preparations for threshold value correction are completed, the power supply section changes over the potential to be supplied to the power supply line DSL212 from the low potential Vss to the high potential Vcc to start a threshold value correction operation for all of the pixels of the EL panel simultaneously at time t_23. - 特許庁

ＴＰ１において、走査線２１０がオン電位（Ｖｏｎ）となり、データ線３１０の消光準備信号（Ｖｐｒｅ−ｅｒｓ）が駆動トランジスタのゲート端子である第１ノード６５０に与えられ、第１ノード６５０の電位が上昇する。例文帳に追加

At a TP1, a scanning line 210 becomes on potential (Von), the extinction preparation signal (Vpre-ers) of a data line 310 is given to a first node 650 which is the gate terminal of a driving transistor, and potential of the first node 650 rises. - 特許庁

低電位Ｖｉｎｉが選択されている閾値補正準備期間において、書き込みトランジスタが導通状態になる初期化動作では、基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２に設定して駆動トランジスタのゲート電位Ｖｇを第２のオフセット電圧Ｖｏｆｓ２に初期化する。例文帳に追加

A reference voltage Vofs is set to a second offset voltage Vofs2, and a gate potential Vg of the drive transistor is set to the second offset voltage Vofs2, in an initialization in which a write transistor is made conductive, in a threshold value correction preparatory period where a low potential Vini is selected. - 特許庁

次に、閾値補正準備期間において、走査線（ＷＳＬ）２１０は、書込みトランジスタ６１０に行毎に異なるタイミングでオン電位（Ｖｏｎ）を供給する。例文帳に追加

Next, in the threshold correction preparation period, a scanning line (WSL) 210 supplies an ON-potential (Von) to a write-in transistor 610 with timing being different for each row. - 特許庁

行単位に接続された複数の画素６００における閾値補正準備期間が同時に開始される場合において、制御トランジスタ６７０は、電源線４１０における初期化電位（Ｖｓｓ）に基づいて第１ノード（ＮＤ１）６５０と電源線４１０との間を接続する。例文帳に追加

In the case of that a threshold correction preparation periods in a plurality of pixels 600 connected in a row unit are started simultaneously, a control transistor 670 connects a first node (ND1) 650 and a power supply line 410 based on an initialization potential (Vss) in the power supply line 410. - 特許庁

これにより、Ｖｔｈ補正準備期間においてゲート線ＷＳＬの電圧がＶ_ｏｆｆ１（図１８ではＶ_ｏｆｆ）となっている場合と比べて、トランジスタＴ_ＷＳのゲート−ソース間の電位差Ｖ_ｇｓを小さくすることができる。例文帳に追加

Thereby, a potential difference V_gs between a gate and a source of a transistor T_WS can be smaller as compared with a case that the voltage of the gate line WSL is V_off1 (V_off in Fig.18 (not shown)) in the Vth correction preparation period. - 特許庁

表面にシード層としてＣｏ膜が形成された基板を準備し、Ｃｏ膜の上に硫酸銅溶液を主体とするメッキ液を用いて、電解メッキにより基板のＣｏ膜上にＣｕ膜を成膜するにあたり、基板表面をメッキ液に浸漬する前に、基板に対して、Ｃｏの表面電位がＣｏの酸化電位より低くなるような負の電圧を印加する。例文帳に追加

A substrate on the surface of which a Co film is formed as a seed layer is prepared, and when a Cu film is deposited on the Co film of the substrate by electrolytic plating using a plating solution mainly composed of a copper sulfate solution, before immersing the substrate surface into the plating solution, a negative voltage is applied to the substrate so that the surface potential of Co becomes lower than the oxidation potential of Co. - 特許庁

この方法は、 − 懸濁液におけるｐＨ値および粒子のゼータ電位を確かめ； − 懸濁液のそのｐＨ値で懸濁液中の粒子と同じ極性のゼータ電位を有する少なくとも１種類の金属酸化物よりなる膜層を持つ多孔質セラミックフィルターを準備し； − 懸濁液をこの多孔質フィルターに通し；そして − 濾液を引き出す。例文帳に追加

In this method, the pH value of the suspension and the zeta potential of the particles are checked, a porous ceramic filter having membrane layers comprising at least one metallic oxide of the same polarity as the particles in the suspension at the pH value of the suspension is arranged, the suspension is made to flow through the porous filter, and a filtrate is drawn out. - 特許庁