直並列レジスタの英語

速度及び感度の強化は、１又は複数の増倍レジスタに直列に電荷を提供するために、フォトサイトのアレイから並列に信号電荷を受信する記憶領域によって与えられる。例文帳に追加

Reinforcement of speed and sensitivity is applied by a memory region which receives the signal charge in parallel from the photo site array to provide the charge to the one or more registers in series. - 特許庁

M個の並列データストリームが直列ビットストリームにインタリーブされ、すべてのデータストリームのビット0が最初に、ビットX-1が最後になるように、ステージングレジスタ12内へシフトインされる。例文帳に追加

Parallel data streams of M in quantity are interleaved in a series bit stream, and shifted in the staging resister 12 so that the bits 0 of all the data streams are positioned first and the bits X-1 are positioned lastly. - 特許庁

シリアルデータをパラレル変換する直並列変換部１、レジスタ２、パターン検出部３、フレーム検出処理部４及び情報記憶部５によりフレーム同期検出回路１０を構成する。例文帳に追加

The frame synchronizing detecting circuit 10 consists of a serial parallel conversion section 1 that converts serial data into parallel data, a register 2, a pattern detection section 3, a frame detecting processing section 4 and an information storage section 5. - 特許庁

プロトコルコンバータは、並直変換機能を有するレジスタバッファ（ＲＢＵＦｃ０〜ＲＢＵＦｃ１５）を有し、入出力端子からＳＤＲＡＭデバイスへ供給される直列データを並列データに変換し、ＳＤＲＡＭデバイスから入出力端子へ供給される並列データを直列データに変換する。例文帳に追加

The protocol converter has register buffers (RBUFc0-RBUFc15) each having a parallel-serial conversion function, converts serial data fed from the input/output terminals to the SDRAM devices into parallel data, and converts parallel data fed from the SDRAM devices to the input/output terminals into serial data. - 特許庁

デジタル映像信号をシフトレジスタに直接入力し直並列変換する手段と、信号線駆動回路内の記憶回路やＤ／Ａ変換回路をｎ本（ｎは２以上の自然数）の信号線で共有する手段の双方を取り入れる。例文帳に追加

Both of a means which inputs directly digital video signals to shift registers respectively and which performs the serial-parallel conversion of the signals and a means shares storage circuits and D/A conversion circuits in the signal line driving circuit with (n) lines (n is a natural number of 2 or more) of signal lines are adopted in this display device. - 特許庁

駆動用の基準電圧印加端子２と接地部８の間に直列接続した内蔵バイアス抵抗Ｒ１〜Ｒ５に対して並列に接続した複数のスイッチＳＷ１〜ＳＷ６を有するスイッチング回路９を備え、スイッチング回路９の各々のスイッチＳＷ１〜ＳＷ６を、スイッチング制御部１０の制御レジスタにより個別にＯＮ、ＯＦＦさせることにより、内蔵バイアス抵抗Ｒ１〜Ｒ５の抵抗値を測定する。例文帳に追加

This semiconductor device is provided with a switching circuit 9 having a plurality of switches SW1-SW6 connected in parallel to built-in bias resistors R1-R5 directly connected between a reference voltage application terminal 2 for driving and a ground part 8. - 特許庁

伝送信号の末尾に特定信号を付加して畳み込み符号化された符号化データ列の、最後のビットに対応する受信軟判定データが入力されパスメモリ（１４）の更新がなされた時点で、パスメモリの特定信号に対応するメモリ群のラッチ内容をシフトレジスタ（３８）に並列に取り込み、順次直列に出力することとした。例文帳に追加

When received soft decision data corresponding to a final bit of a coded data stream subjected to convolution coding by adding a specific signal to an end of a transmission signal are received and contents of a path memory (14) are updated, and a shift register (38) captures contents latched by a memory group corresponding to the specific signal stored in the path memory in parallel and sequentially and serially outputs the contents. - 特許庁