装荷線路の英語

特性インピーダンスが５０オームよりも低く、所要周波数帯でほぼ１／４波長の長さを有する伝送線路のそれぞれの端子に抵抗を接続し、減衰量を可変する場合、それぞれの抵抗の両端を金属細線で短絡するとともに、伝送線路の両端に容量性素子を装荷した。例文帳に追加

In the case of connecting a resistor to respective terminals of a transmission line whose characteristic impedance is lower than 50 Ω and whose length is nearly equivalent to 1/4 wavelength with respect to a required frequency band and varying the attenuation, a metallic thin wire is used to short-circuit both terminals of the respective resistors and a capacitive element is loaded to each ends of the transmission line. - 特許庁

上下の導体板１，２の対向面に溝を形成し、その溝に誘電体ストリップ３を配置するとともに、第１種の誘電体線路ＨＮＲＤ部分の導体面の間隔より、線路変換部ＴＲ部分の導体面の間隔を狭くし、第２種の誘電体装荷導波管ＤＷＧとのインピーダンス整合を図る。例文帳に追加

A groove is formed to opposed faces of upper and lower conductor plates 1, 2, a dielectric strip 3 is placed in the groove, and an interval between conductor faces of a line conversion section TR is made narrower than an interval between conductor faces of a dielectric line HNRD of a 1st kind to match the impedance of the part TR with that of a dielectric loading waveguide DWG of a 2nd kind. - 特許庁

また、更に、２００ＭＨｚで０．２５波長となる開放スタブ２０を給電点付近にアンテナに並列に装荷することにより、２００ＭＨｚ付近でのインピーダンスの値が増加し、同軸線路と整合が十分取れるようになるため、良好に受信できようになる。例文帳に追加

Further, an open stab 20 which becomes 0.25 wavelength in 200 MHz is loaded near a feeding point parallel to the antenna, so that a value of impedance near 200 MHz is increased to be sufficiently matched with a coaxial line, thereby realizing excellent reception. - 特許庁

マルチセル化したＦＥＴチップ１を用いた高出力電力増幅器において、ＦＥＴチップ１近傍の伝送線路内に櫛形のスリット１６が設けられ、抵抗体がスリット１６内にシート抵抗の形で装荷された回路構成を備えている。例文帳に追加

A high-output power amplifier which uses a multicell-constituted FET chip 1 is provided with comb-shaped slits 16 in a transmission line nearby the FET chip 1 and loaded with the resistor in the slits 16 in the form of a sheet resistance. - 特許庁

誘電体基板１と、誘電体基板１の一方の面に設けられた線路２と、誘電体基板１の他方の面に設けられた地導体３と、地導体３で形成されたインターディジタルキャパシタ５と、インターディジタルキャパシタ５と並列になるように地導体３に装荷されたチップキャパシタ４とを備えるようにする。例文帳に追加

This communication device comprises a dielectric substrate 1, a line 2 formed on one face of the dielectric substrate 1, a ground conductor 3 formed on the other face of the dielectric substrate 1, an interdigital capacitor 5 formed of the ground conductor 3, and a chip capacitor 4 mounted on the ground conductor 3 in parallel with the interdigital capacitor 5. - 特許庁