記憶アドレスレジスタの英語

入出力処理装置１は、各々主記憶アドレスレジスタ１０，カウントレジスタ１２にセットされた値に従って、データ転送を行う。例文帳に追加

According to the values respectively set to the main memory address register 10 and the count register 12, the input/output processor 1 performs data transfer. - 特許庁

データの読み出し元として入力された現在のバスアドレス５００を、予め開始アドレスレジスタ１１３１に記憶している開始アドレス５０３と開始アドレスレジスタ１１３２が記憶している実メモリ上の開始アドレス５０４に基づいて、実メモリアドレス５０６に変換し、変換した実メモリアドレス５０６に基づいてメモリからデータの先読みを行う。例文帳に追加

A current bus address 500 inputted as the reading origin of data is converted into a real memory address 506 on the basis of a start address 503 preliminarily stored in a start address register 1131 and a start address 504 on a real memory stored in a start address register 1132, and the look-ahead of the data is executed from the memory on the basis of the converted real memory address 506. - 特許庁

メモリチップ１０においては、データを記録すべきメモリセルアレイに対応するアドレスレジスタが一時記憶しているメモリセルアレイのアドレスに、対応するデータレジスタが一時記憶しているデータを並列的に書き込む。例文帳に追加

In the memory chip 10, data temporarily stored in the corresponding data registers are written in parallel to addresses of the memory cell arrays temporarily stored in the address registers corresponding to the memory cell arrays which are to record the data. - 特許庁

そして、アドレス信号がアドレスレジスタ１２の保持内容に一致すると、主記憶装置２ではなく命令レジスタ１５からそのアドレスの命令コードが命令用データバス５に出力される。例文帳に追加

When the address signal coincides with contents held by the register 12, the instruction code of the address is outputted to the bus 5 not from a main storage device 2 but from the register 15. - 特許庁

誤り検出信号に基づいて、アドレス／コマンドジェネレータ２２により誤りデータが記憶されたメモリセルのアドレスとライトコマンドが生成され、前記アドレスはフェイルアドレスレジスタ４０に保持される。例文帳に追加

An address and a write command of a memory cell in which error data is stored by an address/command generator are generated based on the error detection signal, and the address is held in a fail address register 40. - 特許庁

そして、第２コマンドレジスタ６２の書き込み用コマンドセット、アドレスレジスタ５３にセットされたアドレス及びデータレジスタ５４に一時的に記憶されたデータにより、内部フラッシュＲＯＭ１０にデータを書き込む。例文帳に追加

The control circuit performs writing of data into an internal flash ROM 10 with a writing command set of a second command register 62, the address set in the address register 53, and the data temporarily stored in the data register 54. - 特許庁

バンク構成を有するデータ記憶装置とアドレスレジスタ、および、直接アドレッシング時の上位アドレス保持レジスタを有する情報処理装置において、データ記憶装置へのアドレス確定時間を早め、情報処理装置全体の速度を向上させる。例文帳に追加

To improve the speed of a whole information processor by shortening the address determining time to a data storage in an information processor having the data storage having a bank configuration, an address register, and a register holding a high-order address during direct addressing. - 特許庁

メモリチップ１０は、データを記憶する複数のメモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと、メモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと１対１で対応してアドレスを一時記憶する複数のアドレスレジスタ１２ａ乃至アドレスレジスタ１２ｄと、メモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと１対１で対応してデータを一時記憶する複数のデータレジスタ１３ａ乃至データレジスタ１３ｄとを備える。例文帳に追加

A memory chip 10 has a plurality of memory cell arrays 11a-11d for storing data, a plurality of address registers 12a-12d corresponding respectively to the memory cell arrays 11a-11d for temporarily storing addresses, and a plurality of data registers 13a-13d corresponding respectively to the memory cell arrays 11a-11b for temporarily storing data. - 特許庁