逐次分解の英語

ｎビット分解能を有する逐次比較型ＡＤ変換装置において、３回目以降の連続変換の際に、前回の変換結果の上位ｍビットを利用して、変換サイクルを短縮する。例文帳に追加

To shorten conversion cycles of a sequential comparison type AD conversion device with n-bit resolution by using high-order (m) bits of a last conversion result for 3rd continuous conversion and later. - 特許庁

Ｃ末端欠損ペプチドの分子量と、ペプチドの分子量との差を算出することにより、Ｃ末端欠損ペプチドの逐次的分解による分子量の減少量を求める。例文帳に追加

The difference between the molecular weight of the C-terminal truncated peptide and the molecular weight of the peptide is computed to determine the amount of a reduction in molecular weight due to the sequential decomposition of the C-terminal truncated peptide. - 特許庁

逐次処理に含まれる２次元の伝播処理については、これと等価な垂直方向の伝播処理と水平方向の伝播処理との２つに分解し、垂直方向の伝播処理は１次元ＳＩＭＤ型プロセッサ４１を用いて処理し、水平方向の伝播処理は逐次処理用回路８１を用いて処理する。例文帳に追加

The two-dimensional propagation process included in the sequential processing is decomposed into two processes equivalent to it and comprising a vertical propagation process and a horizontal propagation process; the vertical propagation process is processed by using a one-dimensional SIMD (single instruction multiple data) type processor 41; and the horizontal propagation process is processed by using the circuit 81 for sequential processing. - 特許庁

現行の漢字かな混じり文は１字１コードであるが、かなは音素の母音、子音に分解し母音コード、子音コードを設定し、このコードを組み合わせてかな複数コード文字とし、かなフォントは逐次母音検出時に表示しする。例文帳に追加

Although a current sentence wherein Kanji (Chinese character) and Kana (Japanese syllabary) are mixed, is based on one character for one code, Kana is decomposed into a vowel and a consonant of phoneme to set a vowel code and a consonant code, and these codes are combined to form a plurality of code characters of Kana while sequentially displaying Kana fonts when detecting the vowels. - 特許庁

逐次比較レジスタが有するビット数が変更されても対応する変換サイクルで変換動作が行え、また、複数の被変換電圧の入力に対して適応する分解能でＡ／Ｄ変換をより少ない回路構成で実現する。例文帳に追加

To provide a successive approximation type analog/digital converter adopting a small-scale circuit configuration with an adaptive resolution in response to an input of a plurality of voltages to be converted that can conduct conversion with a corresponding conversion cycle even when number of bits of a successive approximation register is changed. - 特許庁

監視回路が変換動作クロック１０のクロック・パルスを監視することで、クロック監視回路７は逐次比較レジスタ１１で確定しているビット数を監視し、また、個々に要求される分解能に対応するため、複数の分解能設定値を設定するための設定値格納レジスタ１７を備えている。例文帳に追加

Monitoring a clock pulse from a conversion operation clock 10 by a monitor circuit allows a clock monitor circuit 7 to monitor number of bits confirmed by the successive approximation register 11 and the successive approximation type analog/digital converter is provided with a setting value storage register 17 to set a plurality of resolution setting values in order to allow the analog/digital converter to cope with each resolution requirement. - 特許庁