When a conic type expansion plan is created, a regular N-sided plane corresponding to the number of sides N of a rotary sweep-shaped solid body is used, and the plane is equally divided into N (S100 to S110), and the expansion plan obtained by opening the rotary sweep-shaped solid body in a rotary axial direction is arranged in each division area of the plan (S120).例文帳に追加

円錐型で展開図を作成する場合、回転スイープ状立体の角数Ｎに応じた正Ｎ角形の平面を使用し、その平面を均等にＮ分割し（Ｓ１００〜Ｓ１１０）、回転スイープ状立体を回転軸方向で開いた展開図を平面の各分割領域に配置する（Ｓ１２０）。 - 特許庁

The producers A1 to An prepare a production plan table 11 by a computer 10.例文帳に追加

生産者Ａ_1 〜Ａ_n は、そのコンピュータ１０によって生産計画テーブル１１を作成する。 - 特許庁

The n^+ diffusion region 11 extends in the longitudinal direction on the drawing, and is formed to have a longitudinally elongated rectangular plan view.例文帳に追加

Ｎ^+拡散領域１１は図中縦方向に延びて平面視縦長矩形状に形成される。 - 特許庁

The linear p-side electrode 9 is linear in a plan view opposed to the principal plane of the n-type InP substrate 1.例文帳に追加

直線状ｐ側電極９は、ｎ型ＩｎＰ基板１の主面に対向する平面視において直線状である。 - 特許庁

An N-type drain offset region 540 is formed in the semiconductor layer 200 so as to abut on the first well region 300 in a plan view.例文帳に追加

Ｎ型のドレインオフセット領域５４０は、半導体層２００に、平面視で第１ウェル領域３００と接するように設けられている。 - 特許庁

The network test planning device works out the plan of communication quality test executed with respect to all combinations among (n) sets of bases in total.例文帳に追加

本発明のネットワーク試験計画装置は、全ｎ個の拠点間の全ての組み合わせについて実行する通信品質試験の計画を策定する。 - 特許庁

An information registration part 1 allows the artist side to register artist information regarding the artist, the contents of a plan regarding the artist, and plan information regarding investment invitation through the Internet N.例文帳に追加

情報登録部１は、アーティスト側からインターネットＮ経由で、アーティストに関するアーティスト情報と、そのアーティストに係る企画の内容及び投資募集に関する企画情報の登録を受け付ける。 - 特許庁

Packing material suppliers B1 to Bn prepare a commodity delivery plan table 31, and inform the producers A1 to An of the table, and deliver the packing materials according to the table 31.例文帳に追加

このテーブル２３に基づいて包材供給者Ｂ_1 〜Ｂ_n は、納品計画テーブル３１を作成し、生産者Ａ_1 〜Ａ_n に通知し、かつテーブル３１に従って包材を配達する。 - 特許庁

Then, a well layer 5 made of an n-type impurity region is formed between the body layer 2 and the n^- layer 6 in a region included in the body layer 2 in a plan view.例文帳に追加

そして、平面視においてボディ層２に含まれる領域内の、ボディ層２とＮ^-層６との間には、Ｎ型不純物領域からなるウエル層５が形成されている。 - 特許庁

An n-electrode 6 which makes an ohmic contact with the n-type layer 2 is provided nearly at the center in planar view, and a p-electrode 7 which is connected to the current diffusion layer 5 is formed at an end in plan view.例文帳に追加

平面視で略中心の位置には、ｎ型層２へのオーミックコンタクトをなすｎ電極６が設けられ、平面視で端の部分に、電流拡散層５に接続するｐ電極７が形成されている。 - 特許庁

Regions with which a wiring-shaped portion 17B of an n-electrode 17 and a wiring-shaped portion 18B of a p-electrode 18 are overlapped in a plan view, are provided with trenches 14 having a depth reaching an n-type layer 11 from a surface of a p-type layer 13.例文帳に追加

平面視においてｎ電極１７の配線状部１７Ｂおよび、ｐ電極１８の配線状部１８Ｂに重なる領域には、ｐ型層１３表面からｎ型層１１に達する深さの溝１４が設けられている。 - 特許庁

A ratio An/N of a total area An of the pressure adjusting projections 18 to area N of the incidence surface in plan view is set to 5 to 20%.例文帳に追加

平面視における入射面の面積Ｎに対して圧力調整突起部１８の総面積Ａｎの割合Ａｎ／Ｎを５％〜２０％の範囲に設定した。 - 特許庁

An n++-type drain region 4 is formed in comb shape, in plan view, and surrounded by an n-type semiconductor layer 3, a p+-type well region 5, an n++-type source region 6, and a p++-type base contact region 7.例文帳に追加

平面形状において、ｎ^++形ドレイン領域４が略くし形の形状に形成され、ｎ形半導体層３、ｐ^+形ウェル領域５、ｎ^++形ソース領域６、ｐ^++形ベースコンタクト領域７がｎ^++形ドレイン領域４を囲むように形成されている。 - 特許庁

A basic pattern P1 with N poles on two surfaces and S poles on the remaining surfaces and a basic pattern P2 with reversed N and S poles are alternately assigned to block members 11-18 of an assembly 100, and an expansion plan is created.例文帳に追加

組み立て体１００において、ブロック部材１１〜１８に関して、２つの表面がＮ極であり残りの表面がＳ極である基本パターンＰ１と、Ｎ極及びＳ極が逆転した基本パターンＰ２とを交互に割り当て、展開図を作成する。 - 特許庁

A non-overlapping area N which does not overlap any polygonal areas Zi is obtained in the plan of the area, and the farthest point P of escape in the area is detected in accordance with coordinates for maximum reduction of the non-overlapping area N at the time of extending each polygonal area Zi by increase of the prescribed movement distance D.例文帳に追加

区域の平面図のうち何れの多角形領域Ziとも重ならない非重畳域Ｎを求め、所定移動距離Ｄの増加により各多角形領域Ziを拡大したときの非重畳域Ｎの最縮小時の座標から区域の避難最遠点Ｐを検出する。 - 特許庁

A plurality of first peripheral transistors formed in the region other than the functional n-channel transistor in the p-type impurity region PWL are formed so that a peripheral n-type gate structure and a peripheral p-type gate structure coexist in a plan view.例文帳に追加

ｐ型不純物領域ＰＷＬの、平面視における機能用ｎチャネル型トランジスタ以外の領域に形成される複数の第１の周辺用トランジスタは、周辺用ｎ型ゲート構造体と周辺用ｐ型ゲート構造体とが混在するように形成される。 - 特許庁

To provide a collimate lens (for instance, a projection lens) of new design having a nearly N-polygon shape (for instance, rectangular) in a plan view and having common edges (N edges) on a surface without impairing a function as a collimate lens (for instance, a projection lens).例文帳に追加

コリメートレンズ（例えば投影レンズ）としての機能を損なうことなく、平面視略Ｎ角形（例えば四角形）で、かつ、表面に共通のエッジ（Ｎ本のエッジ）を有する新規デザインのコリメートレンズ（例えば投影レンズ）を提供する。 - 特許庁

On the box layer 3, a deep trench 6 having annular plan view is formed with a depth reaching the box layer 3 from the surface of the N^- type surface layer 5.例文帳に追加

ボックス層３上には、Ｎ^−型表面層５の表面からボックス層３に至る深さを有する、平面視環状のディープトレンチ６が形成されている。 - 特許庁

An N-type second well region 560 higher in concentration than the drain offset region 540 is formed in the semiconductor layer 200 beneath the drain offset region 540 overlapping the drain region 520 in a plan view.例文帳に追加

ドレインオフセット領域５４０よりも高濃度のＮ型の第２ウェル領域５６０は、半導体層２００のうち、ドレインオフセット領域５４０の下に位置して、平面視でドレイン領域５２０と重なる領域に設けられている。 - 特許庁

The floor plan edit device retrieves as a selected route a route where number of flip-flops N is the smallest from among M routes by executing the shortest route retrieving processing.例文帳に追加

本発明では、最短経路検索処理を実行することにより、Ｍ個の経路の中から、フリップフロップ数Ｎが最も小さい経路を選択経路として検索する。 - 特許庁

A body contact region 12 is formed selectively at such a part as the p+-type well region 5 projects, in plan view, to the n++-type drain region 4.例文帳に追加

ボディコンタクト領域１２を、ｐ^+形ウェル領域５が平面形状においてｎ^++形ドレイン領域４側へ凸となる形で湾曲した部分にのみ選択的に形成してある。 - 特許庁

In the solar cell 10, an i-type amorphous semiconductor layer 12 includes an exposed portion 12A which is exposed in plan view and a coating portion 12B covered with a p-type amorphous semiconductor layer 13 and an n-type amorphous semiconductor layer 14.例文帳に追加

太陽電池１０において、ｉ型非晶質半導体層１２は、平面視において露出する露出部１２Ａと、ｐ型非晶質半導体層１３及びｎ型非晶質半導体層１４によって覆われる被覆部１２Ｂとを含む。 - 特許庁

A market price investigation part 3 investigates market prices of an automobile in a given time cycle with the use of the Internet N or another communication network N2 to predict and compute a remaining value at the end of the installment plan.例文帳に追加

実勢相場調査部３は所定の時間サイクルで、インターネットＮ又は他の通信ネットワークＮ２を用いて、自動車の実勢相場を調査して、前記分割払い終了時における残価を予測計算する。 - 特許庁

An edge of an n-type buffer layer 13 is semi-circular in shape in a plan view and the radius of curvature is set longer than 1/2 the transverse length of the layer 13.例文帳に追加

ｎ型バッファ層１３のエッジ部は、平面から見た形状が半円状で、その曲率半径が、ｎ型バッファ層１３の短手方向の長さの１／２より長く設定されている。 - 特許庁

A center 1, building communication equipment 2 for managing in-building facility equipment 20, and for monitoring the in-building situation, and proposer communication equipment 3 for proposing an energy saving plan are connected through a communication network N.例文帳に追加

センタ１と、建物内の設備機器２０を管理するとともに、建物内の状況を監視する建物通信装置２と、省エネルギープランを提案する提案者通信装置３とを通信ネットワークＮを介して接続する。 - 特許庁

The n-type impurity layer 50 and the p-type impurity layer 60 are formed to surround the ONO film 30 and the gate electrode in the plan view of the surface of substrate 20S.例文帳に追加

基板表面２０Ｓの平面視においてＯＮＯ膜３０及びゲート電極を囲むようにｎ型不純物層５０及びｎ型不純物層６０が形成されている。 - 特許庁

A channel region 126 of the n-type inorganic transistor NT overlaps a channel region 106 of the p-type organic transistor PT at least partially in plan view.例文帳に追加

さらに、ｎ型無機トランジスタＮＴのチャネル領域１２６は、ｐ型有機トランジスタＰＴのチャネル領域１０６と、平面視において少なくとも部分的に重なっている。 - 特許庁

In the first N-type conductive region 2, a first P-type conductive region 5 is formed so that the region 5 may cross the regions 11, 12, 13, 14, 15, and 16 in a plan view of the substrate 100.例文帳に追加

第１Ｎ型導電領域２内に第１Ｐ型導電領域５を第２Ｎ型導電領域１１，１２，１３，１４，１５，１６と平面的に見て交差するように形成する。 - 特許庁

In a trial product planning section, a plurality of levels of a plurality (n) of design parameters of the product are inputted to output a trial product plan based on a prescribed orthogonal table (201).例文帳に追加

試作品計画部は、製品の複数(ｎ)の設計パラメータの複数の水準を入力とし、所定の直交表に基づき試作品計画を出力する(201)。 - 特許庁

This p^+-type body contact diffusion region 7B is formed at the center of the n^+-type source diffusion region 9 in plan view, and has an electric connection relation with the p-type body region protrusion 3a.例文帳に追加

このＰ^+型ボディコンタクト拡散領域７ＢはＮ^+型ソース拡散領域９の平面視中心部に形成され、Ｐ型ボディ領域突出部３ａと電気的接続関係を有する。 - 特許庁

On the other hand, p^+ diffusion regions P1, P2 are formed on two places of regions interposing the gate electrode 3 on the surface of the n-well NW1 in a plan view, while they are connected to a ground potential wiring GND commonly.例文帳に追加

また、平面視でＮウエルＮＷ１の表面におけるゲート電極３を挟む２ヶ所の領域に、夫々ｐ^＋拡散領域Ｐ１及びＰ２を形成し、これを接地電位配線ＧＮＤに共通接続する。 - 特許庁

The cathode wiring 10a is made of a metal and completely covers a region 24 where a boundary surface between the p-type and n^+ diffusion layers 6, 7 is formed in a plan view.例文帳に追加

カソード配線１０ａが金属よりなっており、かつ平面的に見てｐ型拡散層６とｎ^+拡散層７との境界面が形成されている領域である領域２４を完全に覆っている。 - 特許庁

The semiconductor device comprises: an n-type epitaxial layer 2; a trench 3 formed on the n-type epitaxial layer 2, where an embedded electrode 5 is provided inside; and a p^+-type impurity region 2a formed at a prescribed region at the upper surface side of the n-type epitaxial layer 2 with a prescribed interval to the trench 3 when viewed in plan view.例文帳に追加

この半導体装置は、ｎ型エピタキシャル層２と、このｎ型エピタキシャル層２に形成され、内部に埋め込み電極５が設けられたトレンチ３と、ｎ型エピタキシャル層２の上面側の所定領域に、平面的に見て、トレンチ３と所定の間隔を隔てて形成されたｐ^+型不純物領域２ａとを備えている。 - 特許庁

This current amplifying element includes: an n-type semiconductor well (n-well) 104 formed on a surface of a semiconductor substrate symmetrically around the center axis to make a plan view circular; a p-type semiconductor region 112 concentrically formed in the n-well; an n-type semiconductor region 112 concentrically formed in the p-type semiconductor region; and a plurality of electrodes for applying a forward bias voltage and a reverse bias voltage.例文帳に追加

電流増幅素子は、半導体基板の表面に平面視が円形となるように中心軸の周りに対称に形成されたｎ型半導体ウエル（ｎ−ウエル）１０４、ｎ−ウエル内に同心円状に形成されたｐ型半導体領域１１２、ｐ型半導体領域内に同心円状に形成されたｎ型半導体領域１１２、及び順バイアス電圧と逆バイアス電圧とを印加するための複数の電極を備えている。 - 特許庁

The transparent conductive film 160 has a penetrating opening portion 220 in the vicinity of the p-side electrode 180 containing a portion at which the distance between the n-side electrode 190 and the p-side electrode 180 is shortest in plan view when the substrate 110 is viewed from the upper side thereof.例文帳に追加

透明導電膜１６０は、基板１１０の上方から基板１１０を平面視して、ｎ側電極１９０とｐ側電極１８０との距離が最も短くなる部分を含むｐ側電極１８０の近傍の位置に、貫通した開口部２２０を有する。 - 特許庁

The light detecting element 20 is formed by including a pin diode having a p-type semiconductor layer 22, a sensitive region 24, and an n-type semiconductor layer 26, and the sensitive region 24 is formed along the outer edge 2a of the light emitting element 2 in a plan view.例文帳に追加

光検出素子２０は、ｐ型半導体層２２、有感領域２４、ｎ型半導体層２６を有するｐｉｎダイオードを含んで構成され、このうち有感領域２４は、平面視で発光素子２の外縁２ａに沿って形成されている。 - 特許庁

The vegetation bag body 1 for greening by aerial seeding, is sprayed in air in order to catch flying seeds and to green object ground N for greening, includes a vegetation base material 4 and a bag body 5 packed with the vegetation base material and is formed in an annular shape in a plan view.例文帳に追加

飛来種子を捕捉して緑化対象地Ｎを緑化するため空中散布される航空実播緑化用の植生袋体１であって、植生基材４と、これが充填された袋体本体５とを含み、平面視形状が環状に成形されている。 - 特許庁

Attribute values of each node of the probability classification model are temporarily changed to the direction of improvement, change of a classification class node when temporary change is performed is checked, N pieces of high-order improvement plans in order from the one in which probability of the classification class node is improved with the least improvement are generated as plan candidates.例文帳に追加

該確率分類モデルの各ノードの属性値を改善の方向に仮変更し、該仮変更を行ったときの分類クラスノードの変化を調べ、最も少ない向上で前記分類クラスノードの確率が改善に上向くものから順に上位Ｎ個の改善プランをプラン候補として生成する。 - 特許庁

A recess, having a trapezoidal plan shape, is provided on a gate 105a for forming an area which is likely to concentrate the electric field on a p-type base region 106a, a cut part of an n+-type source diffused layer 112a, is provided near the recess to suppress the increase of the diffusion resistance at this part.例文帳に追加

ゲート電極１０５ａに平面形状で台形上の凹部を設けてＰ型ベース領域１０６ａに電界集中の生じ易い個所を形成し、この凹部近傍にＮ^+ 型ソース拡散層１１２ａの分断部を設けてこの部分での拡散抵抗の上昇を抑制する。 - 特許庁

When the number of replanning exceeds N times (560) or the remaining distance to the destination is less than the prescribed value (570) even if the difference between the target SOC and the current SOC exceeds the reference value (550), the electric charging and discharging management device stops the control by the HV control part based on the charging plan (580).例文帳に追加

また、目標ＳＯＣと現在ＳＯＣとの乖離が基準幅以上となった場合（５５０）においても、再計画の回数がＮ回以上となるか（５６０）、あるいは、目的地までの残り距離が規定距離未満となった場合（５７０）、充電計画に基づいたＨＶ制御部の制御を中止する（５８０）。 - 特許庁

The photodetector 20 is constructed to include a pin diode having a p-type semiconductor layer 22, a sensitive area 24, and an n-type semiconductor layer 26, and out of these, the sensitive area 24 is formed at least in a region which adjoins and surrounds each light-emitting element 2 in plan view.例文帳に追加

光検出素子２０は、ｐ型半導体層２２、有感領域２４、ｎ型半導体層２６を有するｐｉｎダイオードを含んで構成され、このうち有感領域２４は、平面視で各発光素子２に隣接し、かつ囲む領域に少なくとも形成されている。 - 特許庁

A semiconductor layer 19 of an MIS photoelectric transducer 2 and an n+ semiconductor layer 20 are formed on a second insulation layer 18 covering the TFT1 to fit a source/drain electrode 16 capable of functioning as a lower electrode, and a semiconductor layer 21 of a TFT sensor 3 is formed to fit an electrode 17 in plan view.例文帳に追加

読出用ＴＦＴ１を覆う第２の絶縁体層１８上には、ＭＩＳ型光電変換素子２の半導体層１９及びｎ^＋半導体層２０が、下部電極としても機能するソース・ドレイン電極１６と整合するようにして形成され、ＴＦＴ型センサ３の半導体層２１が、平面視でゲート電極１７と整合するようにして形成されている。 - 特許庁