1 1アドレス命令の英語

add A(アドレスAへ足し込め)は1アドレス命令の一つといえる例文帳に追加

an example of a one address instruction is add A発音を聞く  - コンピューター用語辞典

また、パッチ先のコア命令アドレスは一旦コア命令レジスタ６で受け、パッチ対象であることが判明すると、コア命令取り出しアドレスを保持し、コア命令アドレスレジスタ１に送出する。例文帳に追加

Also, the core instruction address of the patch destination is once received by a core instruction register 6, and when it is identified as a patch object, it holds a core instruction fetch address and is transmitted to a core instruction address register 1. - 特許庁

即ち命令ＲＯＭ１２から命令を読み出すアドレスについては”０”のフラグを付け、命令ＲＯＭ１２に格納された命令に誤りがあってそのアドレスについては命令ＲＡＭ１４から読み出したい場合には、その命令ＲＯＭ１２のアドレスに”１”のフラグをつける。例文帳に追加

That is, it attaches a '0' flag to an address where an address is read from the ROM 12 and attaches a '1' flag to the address of the ROM 12 when an error exists in an instruction stored in the ROM 12 and the address is desired to be read from the RAM 14. - 特許庁

仮想計算機から仮想計算機モニタ１に複数の実ＣＰＵの制御権が戻る場合に、仮想計算機が最後に実行した命令の命令アドレスに基づいて定まる範囲の命令アドレスの命令が取得される。例文帳に追加

When the control right of a plurality of real CPUs is returned to the virtual machine monitor 1 from the virtual machine, the instruction of an instruction address in a range determined based on the instruction address of the instruction executed last by the virtual machine is obtained. - 特許庁

追い越し制御回路１は、ベクトルロード命令に関連するアドレス領域とベクトルストア命令に関連するアドレス領域とが一致せず、ベクトルロード命令格納部２２にベクトルロード命令有効フラグが設定されている場合、出力命令としてベクトルロード命令と第１命令と第２命令との順に、命令実行部３に出力する。例文帳に追加

The passing control circuit 1 outputs the vector load instruction, the first instruction and the second instruction to an instruction execution part 3 in this order as an output instruction when an address area relevant to the vector load instruction does not coincide with an address area relevant to a vector store instruction and a vector load instruction effective flag is set in the vector load instruction storage part 22. - 特許庁

アドレスバス３上のアドレス信号がブレークアドレスに一致すると、比較器１３によってバッファ１６が制御され、ブレーク命令が命令用データバス５を介してＣＰＵ１に与えられる。例文帳に追加

When an address signal on an address bus 3 coincides with the break address, a comparator 13 controls a buffer 16, and the break instruction is given to a CPU 1 through a data bus 5 for instruction. - 特許庁

命令解析手段１は、読み込んだ命令コードを、命令の種類を示すオペコード, 命令の操作対象レジスタやメモリアドレスを示すオペランドに分解する命令解析を実行し、擬似データキャッシュ格納手段４に命令アドレスと同じアドレスを持つデータが格納されていないかチェックする。例文帳に追加

The instruction analyzing means 1 executes instruction analysis for decomposing the read instruction code into an operation code indicating the kind of the instruction and an operand indicating the register to be operated or memory address of the instruction, and checks whether or not data having the same address as the instruction address are stored in a pseudo data cache storing means 4. - 特許庁