4アドレス命令の英語

アドレス解析回路（４）は、ステータス信号とアドレス情報に基づいて、ＣＰＵ（１）からメモリー（２）への命令読み出し用アクセスがアイドルタスク固有のメモリーアドレスに対してなされているか否かを判断することにより、ＣＰＵが実行している命令がアイドルタスクかどうかを判断する。例文帳に追加

An address analyzing circuit (4) judges whether or not an instruction being executed by a CPU is an idle task by judging whether or not instruction read access from the CPU (1) to a memory (2) is performed to the memory address unique to the idle task according to a status signal and address information. - 特許庁

ポインタレジスタ５で保持されたデータメモリ４のアドレスと命令コードの値とが加算部７ａで加算され、ポインタレジスタ５のアドレスが加算値に更新されて次アドレスへの更新が行われる。例文帳に追加

The address of a data memory 4 held in a pointer register 5 and the value of an instruction code are added together by an adding part 7a and the address of the pointer register 5 is updated to their total so that the address is updated to the next address. - 特許庁

主記憶装置からフェッチされた命令が分岐命令であり、かつその分岐命令に対応してブランチヒストリに対するデータ処理が必要となる場合に備えて、データ処理対象となるべきエントリが存在するウェイを指定するウェイ指定情報をその命令のアドレスに添付して命令実行部に与える命令フェッチ手段を備える。例文帳に追加

For a case wherein an instruction fetched from a main storage device is a branch instruction and data processing for the branch history 2 is necessary corresponding to the branch instruction, the information processor is equipped with an instruction fetch means which attaches way specification information specifying the way where the entry as the object of data processing is present to the address of its instruction and supplies them to an instruction execution part 4. - 特許庁

コントローラ４は、外部からの命令に従った処理を行なうための命令を不揮発性半導体メモリに送信して不揮発性半導体メモリを制御し、外部からアドレスが増加する方向に沿ったデータ書き込み命令を受け付け、データ書き込み命令に対する書き込み時の最終書込み領域を特定する機能および最終書込み領域のアドレス情報を外部が読み出すための機能を有する。例文帳に追加

A controller 4 has a function which controls the nonvolatile semiconductor memory transmitting to the nonvolatile semiconductor memory instructions for executing processing following instructions from the outside, receives from the outside data-writing instructions along the direction where address increases, and specifies final writing domain at the time of writing for the data-writing instructions, and has a function for the outside to read-out address information of the final writing domain. - 特許庁

転送データの開始アドレスがキャッシュメモリ３の３２ビット境界位置からずれていても、わずか１命令で、キャッシュメモリ３から長レジスタ４へのデータ転送を指示でき、命令数の削減が図れる。例文帳に追加

Even if a start address of the transfer data deviates from a 32-bit boundary position of the cache memory 3, only one instruction is required to instruct the data transfer from the cache memory 3 to the long register 4, so that the number of instructions can be reduced. - 特許庁

プロセッサ（CPU）４からのソフトウエア命令にて、バス中継器１におけるアドレス範囲の設定を任意に行い、設定したアドレス範囲の独立したタイミング設定を行う。例文帳に追加

Concerning this timing setting system, the address range of a bus repeater 1 is arbitrarily set according to a software instruction from a processor (CPU) 4 and performs independent timing setting within the set address range. - 特許庁

本発明に係るマイクロプロセッサは、仮想アドレスから物理アドレスへの変換を行うＭＭＵ３と、ロード／ストア命令の実行を制御するＬＳＵ４とを備える。例文帳に追加

This microprocessor is provided with an MMU 3 performing conversion from a virtual address to a physical address and an LSU 4 controlling the execution of a load/store instruction. - 特許庁

ホストコンピュータ（４）は、記録媒体が収納された第１収納領域を表す送側アドレスと、第２収納領域を表す受側アドレスとを含む記録媒体搬送命令を前記アクセッサに送信する。例文帳に追加

The host computer (4) transmits to the accessor a recording medium transportation instruction including a sending side address indicating a first storing region in which the recording medium is stored and a receiving side address indicating a second storing region. - 特許庁