4倍容量の英語

従来の付加容量４の２倍以上大きい容量の付加容量と選択スイッチを追加して、静止画を表示する場合には、選択スイッチにより動画表示の場合に比べて、実行的付加容量を大きくし駆動周波数を下げる。例文帳に追加

In this display, when a still picture is displayed, a driving frequency is lowered by enlarging implementing additional capacitance as compared with the case of displaying a moving picture with selection switches by adding additional capacitors whose capacitance is two times or more as large as those of conventional additional capacitances 4 and selection switches. - 特許庁

クロック逓倍回路１０を、第１インバータ２と、第２インバータ３と、容量素子４と、電流供給部１と、差動検出部６と、逓倍信号生成部９とを備える構成とする。例文帳に追加

A clock multiplication circuit 10 includes a first inverter 2, a second inverter 3, a capacitative element 4, a current supply part 1, a differential detection part 6 and a multiplication signal generation part 9. - 特許庁

再生装置２０は、外部から１倍速で入力される信号を所定バッファ容量を保持可能なメモリ４と、メモリ４からデータを読み出す読出し部５と、読出し部５がメモリ４からデータを読出す再生速度に応じてメモリのバッファ容量を設定する制御部９と、を備える。例文帳に追加

The reproducing device 20 has a memory 4, capable of holding specified buffer capacity for the signal input from outside having a normal speed, a read part 5 which reads data out of the memory 4, and a control part 9 which sets the buffer capacity of the memory, according to the readout speed at which the read part 5 reads the data out of the memory 4. - 特許庁

抵抗−容量フィルタ２及び容量−抵抗フィルタ３の各出力信号は、それぞれギルバートセル型アナログ乗算器４に供給されて乗算されることにより、入力信号周波数の２倍の周波数の信号とされる。例文帳に追加

Output signals from the resistor-capacitor filter 2 and the capacitor-resistor filter 3 are respectively fed to a Gilbert cell type analog multiplier 4, where the signals are multiplied and the product is a signal with a frequency twice that of the input signal frequency. - 特許庁

対物光学系４を用いて撮像され、Ａ／Ｄ変換された画像データはメモリ８に一時格納された後、収差補正部１０内の制約された記憶容量のバッファ２１を経て倍率色収差補正を行う倍率色収差補正部に入力される。例文帳に追加

Image data picked up by an objective optical system 4 and A/D-converted are temporarily stored in a memory 8 and then inputted into a correction portion of the chromatic aberration of magnification for carrying out the correction of the chromatic aberration of magnification through a buffer 21 whose storage capacity is limited in an aberration correction portion 10. - 特許庁

プロセッサが使用するアドレス空間より２倍以上大きい容量を持つＲＯＭ１を使用し、ＲＯＭ１の未使用上位アドレス信号を、”１”、”０”固定論理にショートするための選択スイッチ４を付ける。例文帳に追加

A selection switch 4 for short-circuiting an unused high order address signal of a ROM 1 to fixed logic '1', '0' is provided by using the ROM 1 having capacity being larger than address space used by a processor by twice or more. - 特許庁

ｎ型拡散層２とＰウェル４との間の寄生容量Ｃｊに対して、１倍の増幅度をもつオペアンプからなるバッファ回路１１が設けられている。例文帳に追加

A buffer circuit 11, comprising an operational amplifier having a one-time amplification degree to the parasitic capacitor Cj between the n-type diffusion layer 2 and the P well 4, is provided. - 特許庁