Binary clockとは 意味・読み方・使い方

The binary decision circuits 5, 6, 7 apply binary decision to the received signal in synchronism with the produced clock and outputs its decision result.例文帳に追加

各２値判定回路５，６，７は、生成クロックに同期して受信信号の２値判定を行ないその判定結果を出力する。 - 特許庁

A clock recovery circuit 140 reproduces a clock CLK from a binary serial signal Sb generated in this way.例文帳に追加

クロックリカバリ回路１４０は、このようにして生成された二値シリアル信号Ｓｂから、クロックＣＬＫを再生する。 - 特許庁

An apparatus for freely analyzing information of a disk comprises a binary circuit 6 for generating a binary signal by receiving an HF signal from an optical disk reproducing apparatus 1, an integration circuit 9 as a decoder circuit to receive the binary signal and a read clock signal generating circuit 7 for branching the binary signal, converting it to the clock signal and then inputting the clock signal to the integration circuit 9.例文帳に追加

光ディスク再生装置１からＨＦ信号を取り出して２値化する２値化回路６と、２値化された信号を入力するデコーダ回路である集積回路９と、２値化された信号を分岐し読み取りクロック信号に変換して集積回路９に入力する読み取りクロック信号発生回路７とを備えている。 - 特許庁

The oscillator receives the clock signal of a first frequency, which clocks the operation of the oscillator and a binary word (Nb) of several bits at one input, and supplies to one output the binary word and output signal of a frequency which is determined as the function of the binary word and the clock signal.例文帳に追加

発振器は、１つの入力に、発振器の動作をクロックする第１周波数のクロック信号といくつかのビットの２進ワード（Ｎｂ）とを受信し、１出力に、２進ワードとクロック信号の関数として決定された周波数の出力信号を提供する。 - 特許庁

The noise cancel circuit is equipped with an output buffer 20 which outputs a 1st binary signal capable of varying in synchronism with a clock signal 26 and an output buffer 21 which varies and outputs a 2nd binary signal when the 1st binary signal does not vary in the timing or outputs the 2nd binary signal without varying it when the 1st binary signal varies in the timing.例文帳に追加

クロック信号２６に同期したタイミングで変化しうる第１の２値信号を出力する出力バッファ２０と、このタイミングにおいて第１の２値信号が変化しない場合には第２の２値信号を変化させて出力し、このタイミングにおいて第１の２値信号が変化する場合には第２の２値信号を変化させずに出力する出力バッファ２１と、を備える。 - 特許庁

With a binary switching command K corresponding to an instruction to be executed, one of those clock signals (CK-ext and CK-al) is used as a base for clock generation and an internal clock signal (CK-in) is obtained according to the one of them.例文帳に追加

実行されるべき命令に応じた２進切換指令Ｋによって、これらのクロック信号（ＣＫ-ext，ＣＫ-al）の何れか一方がクロック生成のベースにされ、これに対応して、内部クロック信号（ＣＫ-in）が得られる。 - 特許庁

A reproduced signal SP is converted into a binary signal of 1, 0 by a binarizing circuit 81, a clock signal PCK is reproduced by PLL circuits 82-84 referring to this binary signal.例文帳に追加

二値化回路８１で再生信号ＳＰを１，０の二値信号に変換し、この二値信号を参照して、ＰＬＬ回路８２〜８４で、クロック信号ＰＣＫを再生する。 - 特許庁