bus restorationとは 意味・読み方・使い方

A register file part 31 outputs register file signals DX1, DXb in data restoration circuits 32Xa, 32Xb via a bus PB1, respectively.例文帳に追加

レジスタファイル部３１は、バスＰＢ１を介して、データ復元回路３２Ｘａ，３２Ｘｂにレジスタファイル信号ＤＸａ，ＤＸｂをそれぞれ出力する。 - 特許庁

When detecting a data reception signal S3, the power saving control part 36 performs restoration processing from the power saving mode, and puts the bus 40 in an available state, and permits the I/O interface part 35 to transfer the data to be transferred.例文帳に追加

節電制御部３６は、データ受信信号Ｓ３を検知すると、節電状態からの復帰処理を行なってから、バス４０を使用可能状態にし、Ｉ／Ｏインタフェース部３５に転送対象データの転送を許可する。 - 特許庁

When detecting the data reception signal S3, a power saving control part 36 puts the bus 40 in an available state, and performs restoration processing from the power saving state, and permits the I/O interface part 35 to transfer the data to be transferred.例文帳に追加

節電制御部３６は、データ受信信号Ｓ３を検知すると、バス４０を使用可能状態にし、節電状態からの復帰処理を行なってから、Ｉ／Ｏインタフェース部３５に転送対象データの転送を許可する。 - 特許庁

Reproduced timestamps (401) are utilized to control the restoration of the superpackets (SP) having substantially the same durations and generation as when formatted for bus (500) transmission.例文帳に追加

再生されたタイムスタンプ（４０１）は、バス（５００）伝送のためにフォーマットされた際とほぼ同じ期間長及び生起を有するスーパーパケット（ＳＰ）の修復を制御するのに用いられる。 - 特許庁

1st and 2nd devices 1 and 2 of a data transmitting/receiving circuit 30 consist of signal generation circuits 7 and 8 which generate the value of an address bus 3, a data bus 4, a data transfer frequency signal 5 and a data size signal 6 respectively and the restoration circuits 9 and 10 which decode the signals 5 and 6 and restore the data and addresses.例文帳に追加

第１デバイス１および第２デバイス２は、共に、アドレスバス３、データバス４、データ転送回数信号５、およびデータサイズ信号６の各々の値を生成する信号生成回路７、８と、データ転送回数信号５およびデータサイズ信号６をデコードしデータおよびアドレスを復元する復元回路９、１０とから構成されることを特徴とする。 - 特許庁

Under an insulating film formed under the pixel electrode 10, there is formed a capacity electrode 22 for defect restoration for forming an auxiliary capacity with the pixel electrode 10 and the insulating film when a black spot mark 24 is irradiated wit laser light and connected with a gate bus line 4.例文帳に追加

画素電極１０の下層に形成された絶縁膜の下層には、黒丸印２４にレーザ光を照射してゲート・バスライン４と接続されると、画素電極１０と絶縁膜とで補助容量を形成する欠陥修復用容量電極２２が形成されている。 - 特許庁

The buffer storage control part 22 of each lane 21 transfers evacuation data transferred from the leveling management information storage part 13 to the NVM chips 23 through the chip connection bus 24 mutually independently in parallel based on instructions of a leveling management information evacuation/restoration processing part 14.例文帳に追加

各レーン２１のバッファ記憶制御部２２は、平準化管理情報退避・回復処理部１４の指示のもとに、平準化管理情報記憶部１３から転送される退避データを、チップ接続バス２４を介して、互いに独立に並行してＮＶＭチップ２３へ転送する。 - 特許庁