cache registerとは 意味・読み方・使い方

According to the cache use information stored in the second register 11a, the cache control circuit 11 turns the cache memory 11b into available state or unavailable state.例文帳に追加

キャッシュ制御回路１１は、第２のレジスタ１１ａに格納されたキャッシュ使用情報に従って、キャッシュメモリ１１ｂを使用可能状態又は使用不可状態にする。 - 特許庁

A hit rate measuring circuit 3 for a cache memory includes an N-bit shift register 6, a cache hit counter 7, and an output circuit 8 that outputs cache hits.例文帳に追加

キャッシュメモリのヒット率測定回路３は、Ｎビットのシフトレジスタ６と、キャッシュヒットカウンタ７と、キャッシュヒットを出力する出力回路８と、を備える。 - 特許庁

The CPU 10 is provided with a bus interface 11, a control unit 12, a command cache 13a, a data cache 13b, a secondary cache 13c, a command decoder 14, a computing unit 15, and a register group 16.例文帳に追加

ＣＰＵ１０は、バスインターフェース１１、制御ユニット１２、命令キャッシュ１３ａ、データキャッシュ１３ｂ、２次キャッシュ１３ｃ、命令デコーダ１４、演算ユニット１５およびレジスタ群１６を備えている。 - 特許庁

A logic circuit 313 changes the line size of the cache line based on the number of cache hit times (register 390) and the number of line re-access times (logic circuit 350) and stores it in a register 301.例文帳に追加

論理回路３１３は、これらキャッシュヒット回数（レジスタ３９０）とライン再アクセス回数（論理回路３５０）とに基づいて、キャッシュラインのラインサイズを変更し、レジスタ３０１に格納する。 - 特許庁

When no general register holds the data indicated by the memory address, the cache control part 190 transfers the data acquired from the cache memory 300 to the indication general register.例文帳に追加

汎用レジスタの何れにも、メモリアドレスによって示されるデータが保持されていない場合は、キャッシュ制御部１９０がキャッシュメモリ３００から取得したデータを指示汎用レジスタに転送する。 - 特許庁

In a step S2, a CPU reads a value to be written to a register of a cache controller out of the program transferred to the RAM and writes the value to the register of the cache controller.例文帳に追加

ステップＳ２において、CPUは、RAMに転送されたプログラムに記述されている、キャッシュコントローラのレジスタに書き込む値を読み出して、その値をキャッシュコントローラのレジスタに書き込む。 - 特許庁

The money processing system includes, a cache register 10, an external device 30 which is communicatingly connected to the cache register 10, and a coin changer 20 to give changes.例文帳に追加

金銭処理システムは、キャッシュレジスター１０と、キャッシュレジスター１０に通信接続された外部装置３０と、釣銭の出金を行う釣銭機２０とを備えている。 - 特許庁

This data processor comprises: a control register operable to store a cache control value; and data accessing logic responsive to a data access instruction and to the cache control value to look for data to be accessed in a cache if the cache control value has a predetermined value and not to look for the data to be accessed in the cache if the cache control value does not have the predetermined value.例文帳に追加

データ処理装置はキャッシュ制御値を格納するように動作する制御レジスタと、データアクセス命令および前記キャッシュ制御値に応答して、前記キャッシュ制御値が所定値を持つ場合にはキャッシュ内でアクセスすべきデータを探し、前記キャッシュ制御値が前記所定値を持たない場合には前記キャッシュ内でアクセスすべき前記データを探さないデータアクセス論理とを含んでいる。 - 特許庁