clock is runningとは 意味・読み方・使い方

When a clock component is extracted, the reference signal is fed to the self-running circuit via a switching means.例文帳に追加

クロック成分が抽出されたときスイッチング手段を介して基準信号を自走回路に供給する。 - 特許庁

When the E system selection signal is circulated through the E system transmission line and the changeover of the clock path operating system of the network synchronization devices 112, 114 is terminated, self-running is stopped and the clock path active system is switched to the E system transmission line.例文帳に追加

Ｅ系選択信号がＥ系伝送路を一巡して網同期装置１１２、１１４のクロックパス運用系の切り替えが終了すると、自走を停止して、クロックパス運用系をＥ系伝送路に切り替える。 - 特許庁

A free-running oscillator 22 is used as a sampling clock for equivalent time sampling of a sine wave, derived from an input serial digital signal and a subdivided recovered clock.例文帳に追加

自走発振器２２をサンプリング・クロックとして、入力シリアル・デジタル信号及び分周再生クロックから導いた正弦波を等価時間サンプリングする。 - 特許庁

In the case that a network synchronization device M2 supplies a master clock signal through a loop network and is turned to a self-running operation by monitoring an operating state of a clock path of the two opposite network synchronization devices A4, C8, the device M2 switches the active clock path into a standby system.例文帳に追加

網同期装置Ｍ２が、ループ網を通じてマスタクロック信号を供給し、対向する二つの網同期装置Ａ４，Ｃ８のクロックパスの運用状況の監視で自走動作になった際に、クロックパスを現用系から予備系に切り替える。 - 特許庁

The clock data recovery circuit has a SerDes circuit 101 for receiving a serial data and a reference SerDes circuit 102 for receiving a parallel running clock signal, wherein the SerDes circuit 101 carries out serial-parallel conversion of the serial data received by a regenerated clock which is phase-controlled using a phase control signal P_CS generated by the reference SerDes circuit 102.例文帳に追加

シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 - 特許庁

When the high-speed signal is received by the reception processing part 21 and the reception processing part 21 is put in a self-running state, the recovery signal generation part 13 generates a recovery signal of the low-speed bit rate for recovering clock synchronization from the self-running state.例文帳に追加

リカバリ信号生成部１３は、高速信号が受信処理部２１で受信されて、受信処理部２１が自走状態となった場合に、自走状態からクロック同期を回復させるための低速ビットレートのリカバリ信号を生成する。 - 特許庁

Therefore, the operating frequency of the synchronizing bus 1 to which the LSI 2, 3, and 4 are connected can be maintained at a high speed as it is, and the clock synchronizing signal SYNC_-PULSE running through a signal line can be transmitted at a low speed so that it is possible to reduce any radiation noise from a board.例文帳に追加

従って、各ＬＳＩ2,3,4が接続される同期バス１の動作周波数は高速のまま、信号線を流れるクロック同期信号SYNC_PULSEは低速となるので、基板からの輻射ノイズを低減することができる。 - 特許庁

The method and apparatus comprise a step of sending an output of a free-running counter incremented every time a double-speed clock rises for the on-chip system, to a comparator for a clock shaper logic unit, and a step of sending at least one input from a central processing unit (CPU), that is, the input specifying a desired frequency, to the comparator for the clock shaper logic unit.例文帳に追加

オンチップ・システムに対して２倍速クロックが立ち上がるたびに増分される自走カウンタの出力を、クロック整形ロジック・ユニットの比較器に送るステップと、中央処理装置（ＣＰＵ）からの少なくとも一つの入力であって所望の周波数を特定する入力をクロック整形ロジック・ユニットの比較器に送るステップとを備える方法及び装置が提供される。 - 特許庁