count down clockとは 意味・読み方・使い方

After that, count-down to the preset time is executed by a clock means built in the microcomputer 12.例文帳に追加

その後、マイコン１２に内蔵される計時手段によって設定時間に対するカウントダウンが行われる。 - 特許庁

It is in a state of standing by after the clock-count-down, and it is in a non-operating state until the new key is inserted.例文帳に追加

クロックカウントダウン後は待機状態となり、新たな鍵の差し込みまで非動作状態となる。 - 特許庁

A counter 36 sets a count value to zero to up-count a clock CLK, when an up-down command signal SUD is changed from L to the H and when the edge signal SE2 comes to the H, and is brought into down-count when the edge signal SE1 comes to the H after one period of the angular signal NE.例文帳に追加

カウンタ３６は、アップダウン指令信号ＳＵＤがＬからＨに変化してエッジ信号ＳＥ２がＨになると、カウント値を０にリセットしてクロックＣＬＫをアップカウントし、角度信号ＮＥの１周期後にエッジ信号ＳＥ１がＨになるとダウンカウントに転じる。 - 特許庁

Specifically, the phase comparison section counts down from a rise timing of the code clock CLK1, then counts up at a fall timing of the divided clock CLK2 from the frequency divider, and outputs a count value at a rise timing of the code clock CLK1 as a phase comparison count value.例文帳に追加

このとき、位相比較部は、符号クロックＣＬＫ１による立上りタイミングからダウンカウントし、分周器の分周クロックＣＬＫ２による立下りタイミングにてアップカウントし、符号クロックＣＬＫ１による立上りタイミングにて得られたカウント値を位相比較カウント値として出力する。 - 特許庁

In the duty-discriminating device, an up/down counter 1 with a code performs up count operation based on a counter clock CCLK while a reproduction control signal is at an H level. On the other hand, when the reproduction control signal is at a L level, the up/down counter 1 carries out down count.例文帳に追加

符号付きアップダウンカウンタ１は、再生コントルール信号がＨレベルの間はカウンタクロックＣＣＬＫに基づいてアップカウント動作を行ない、再生コントルール信号がＬレベルの間はダウンカウントを行なう。 - 特許庁

Detection means generates counter control signals, including count-up signals and count-down signals, to indicate a current relationship between the primary clock signal and a reference signal.例文帳に追加

検出手段は、カウントアップ信号及びカウントダウン信号を含むカウンタ制御信号を発生し、１次クロック信号と基準信号の現在の関係を示す。 - 特許庁

The automatic gain control circuit is provided with: a variable gain amplifier part 11 for controlling gains by a gain control signal; a count control signal generation part 12; an up-down counter 13; a gain control signal generation part 14; and a down-count clock signal generation part 15.例文帳に追加

自動利得制御回路は、利得制御信号により利得が制御される可変利得増幅部１１と、カウント制御信号生成部１２と、アップダウンカウンタ１３と、利得制御信号生成部１４と、ダウンカウントクロック信号生成部１５とを備えている。 - 特許庁

An up/down-counter 9 increments or decrements by one, on the basis of the speed code, and a clock- adjustment timing circuit 10 controls the circuit 4, on the basis of a count value B1 and a code B2 of the up/down-counter 9.例文帳に追加

アップダウンカウンタ９はこの速度符号に基づいて、カウントアップまたはカウントダウンし、そのカウント値Ｂ１と符号Ｂ２に基づいて、クロック調整タイミング回路１０が分周回路４の制御を行う。 - 特許庁