current bus masterとは 意味・読み方・使い方

The bus masters M1-M4 have power supply sources C11-C14, and the power supply sources C11-C14 feed a current with current amount, corresponding to logical values "0" and "1" onto a bus master common bus 10 (30, 20).例文帳に追加

バスマスタＭ１〜Ｍ４は電流源Ｃ１１〜Ｃ１４を有しており、電流源Ｃ１１〜Ｃ１４は論理値“０”，“１”に対応した電流量の電流をバスマスタ共有バス１０（３０，２０）上に供給する。 - 特許庁

The permission table may be used to provide a unique 1-bit signal to each bus agent indicating whether the corresponding bus agent is permitted to receive transactions from the current bus master.例文帳に追加

許可テーブルを使用して、対応するバス・エージェントが現行バス・マスタからトランザクションを受け取ることが許可されているかどうかを示す固有の１ビット信号を各バス・エージェントに与えることができる。 - 特許庁

To provide a current measuring device for a distribution board for individually monitoring the currents of brunched buses, in a distribution board which has a plurality of branched buses being brunched severally via branch breakers from a master bus connected to a master breaker and being connected to load circuits.例文帳に追加

主幹ブレーカに接続された主幹母線からそれぞれ分岐ブレーカを介して分岐され、負荷回路に接続される分岐母線を複数有する分電盤において、分岐母線の電流を個々に監視するための分電盤の電流測定装置を提供する。 - 特許庁

The slave devices 5-12 determine the short-circuiting and open-circuiting faults of a bus switch 5b, ... based on a response current signal outputted to the master device 2 when each identifier is acquired.例文帳に追加

そして、スレーブ装置５〜１２が、それぞれ識別子を取得した場合にマスタ装置２へ出力する応答電流信号に基づいて、バススイッチ５ｂ、・・・のショート故障、オープン故障を判断する。 - 特許庁

The interface of a bus master element 31 and bus slave elements 32-1 to 32-n connected to the fast bus system of a serial structure where one of buses 34 and 35 is terminated and the other is unterminated, is provided with a current mode driving driver circuit operating by differentiation and/or a differential amplification receiver circuit.例文帳に追加

バス３４，３５の一方が終端され、他方が無終端されたシリアル構造の高速バスシステムに接続されているバスマスタ素子３１とバススレーブ素子３２−１〜３２−ｎのインターフェイス部に、差動で動作する電流モード駆動型のドライバ回路及び／または差動増幅型のレシーバ回路を設けることを特徴としている。 - 特許庁

To solve the problem that a waiting time or a talking time is made short by memory access of a master-side CPU of data buses when two CPUs are connected through one data bus, since an input buffer, an internal circuit, etc. of CPU connected to the data bus as a slave are unnecessarily actuated by variation of signal lines such as data buses to make an unnecessary current flow.例文帳に追加

２つのＣＰＵを一方のデータバスで接続する場合、データバスのマスタ側ＣＰＵがメモリアクセスを行なうと、データバス等の信号線の変化がデータバスにスレーブとして接続されているＣＰＵ側の入力バッファや内部回路等を不要に動作させてしまい、不要な電流が流れてしまうために、待ち受け時間や通話時間が短くなってしまう。 - 特許庁

A master controller 20 estimates time when a voltage difference between the charge/discharge main bus 28 and the storage battery pack rows 44 becomes a preliminarily set voltage difference or less to cancel On-command nullification processing by a nullification circuit 72, and reduces a charge/discharge current prior to a float time preliminarily set based on the estimated time.例文帳に追加

マスタコントローラ２０は、充放電メインバス２８と蓄電池パック列４４の間の電圧差が予め定めた電圧差以下となって無効化回路７２によるオン指令無効化処理が解除される時間を推定し、推定された時間から予め定めた余裕時間の前より充放電電流を低減する。 - 特許庁