d-type flip-flopとは 意味・読み方・使い方

The D-type flip-flop 13 reads the signal CMD_IN, based on a clock pulse CLK and outputs it as a signal S1 to a D-type flip-flop 14.例文帳に追加

Ｄ型フリップフロップ１３は、クロックパルスCLKに基づいて信号CMD_INを読み込み、信号S1としてＤ型フリップフロップ１４へ出力する。 - 特許庁

LOW OPERATIONAL POWER, LOW LEAKAGE POWER D-TYPE FLIP FLOP例文帳に追加

動作電力及び漏れ電力の少ないＤタイプ・フリップ・フロップ - 特許庁

The noise elimination means 8 is constituted of a D type flip-flop 9 and a counter 10.例文帳に追加

ノイズ除去手段８をＤ型フリップフロップ９とカウンタ１０とで構成する。 - 特許庁

The negative phase output terminal Q of the D type flip-flop 9 is connected to the write circuit 7.例文帳に追加

Ｄ型フリップフロップ９の逆相出力端子Ｑ^^-を書き込み回路７に接続する。 - 特許庁

The output terminal of the counter 10 is connected to the reset terminal R of the D type flip-flop 9.例文帳に追加

カウンタ１０の出力端子をＤ型フリップフロップ９のリセット端子Ｒに接続する。 - 特許庁

The disconnection is detected based on an output from the D-type flip-flop 6, using the leading-up of a PWM signal from a PWM signal generation circuit 3 as a clock of the D-type flip-flop 6.例文帳に追加

そして、ＰＷＭ信号発生回路３からのＰＷＭ信号の立下りをＤ型フリップフロップ６のクロックとして、Ｄ型フリップフロップ６の出力に基づいて断線検出を行う。 - 特許庁

A measurement clock CK1 is inputted to a clock input of the D-type flip-flop 4, and an extension signal VEPD is outputted to a terminal of the time base extension circuit 3 from a Q output of the D-type flip-flop 4.例文帳に追加

Ｄ型フリップフロップ４のクロック入力に計測クロックＣＫ１が入力され、Ｄ型フリップフロップ４のＱ出力からは伸張信号ＶＥＰＤが時間軸伸張回路３の端子に出力される。 - 特許庁

To provide a D type latch circuit or D type flip-flop circuit which is small in the number of element and reduced in power consumption.例文帳に追加

素子数が少なく、電力消費の少ないＤ型ラッチ回路またはＤ型フリップフロップ回路を提供する。 - 特許庁