isolationsとは 意味・読み方・使い方

To provide a semiconductor device where adhesion between interlayer isolations is improved with regard to an interlayer isolator film of low dielectric constant in a Cu wiring and to provide a method of manufacturing the same.例文帳に追加

Ｃｕ配線の低誘電率の層間絶縁膜について、層間絶縁間の密着性が向上した半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit device, having a structure wherein the leads of a wiring layer hardly break, even if it is formed on a portion where trench isolations were removed.例文帳に追加

トレンチアイソレーションを除去した部分に配線層を形成しても、この配線層が断線し難くなる構造を持つ半導体集積回路装置を提供すること。 - 特許庁

The method includes formation of one or a plurality of shallow trench isolations inside a semiconductor wafer through etching, sticking of an insulation oxide layer 20 inside a trench, formation of thermal oxide 25 inside a trench and sticking of the silicon nitride liner 43 inside a trench.例文帳に追加

この方法は、エッチングを施して半導体ウェハ内に１つ又は複数の浅トレンチ分離を形成することと、トレンチ内に絶縁酸化物層２０を付着させることと、トレンチ内で熱酸化物２３を成長させることと、トレンチ内に窒化ケイ素ライナ４３を付着させることからなる。 - 特許庁

The semiconductor device which has solved the above problems comprises a semiconductor substrate, an element isolation which protrudes from the semiconductor substrate and has a narrower width on the semiconductor substrate than a width in the semiconductor substrate, a semiconductor layer formed on a portion of the semiconductor substrate sandwiched between the element isolations, and a MOSFET formed in the semiconductor layer.例文帳に追加

上記の課題を解決した半導体装置は、半導体基板と、前記半導体基板から突き出し、前記半導体基板上の幅が前記半導体基板中の幅よりも狭い素子分離と、前記素子分離に挟まれた半導体基板部分上に形成された半導体層と、前記半導体層に形成されたＭＯＳＦＥＴとを具備する。 - 特許庁

When the high breakdown voltage MOS transistor and a fine low breakdown voltage MOS transistor are mixedly mounted on a same semiconductor substrate, two STIs (shallow trench isolations) are used, an active region, where high concentration impurities are doped in the channel region of a parasitic MOS transistor, is provided between the STIs and current flowing between the source and drain of the parasitic MOS transistor is interrupted.例文帳に追加

同一半導体基板上への高耐圧ＭＯＳトランジスタと微細な低耐圧ＭＯＳトランジスタの混載において、２つのＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）を用い、その間に寄生ＭＯＳトランジスタのチャネル領域に高濃度不純物ドープされた活性領域を設け、寄生ＭＯＳトランジスタのソース、ドレイン間の電流を遮断した。 - 特許庁

Gate electrodes 15 are formed through a gate insulation film 14 on a semiconductor substrate 11 and element isolations, the gate electrodes are formed so as to adjoin both sides of a certain one gate electrode, and a skew ion implanting is made so that the shadows of adjacent gate electrodes overlie source or drain regions 19, thus making it possible to selectively implant a channel impurity in Si substrate regions 13 beneath the gate electrodes.例文帳に追加

半導体基板１１上及び素子分離部上にゲート絶縁膜１４を介してゲート電極１５を形成し、ある１つのゲート電極に対しその両側に隣接するようにゲート電極を形成し、隣接するゲート電極の陰がソース又はドレイン領域１９に重なるように、斜めイオン注入を行うことにより、ゲート電極下のシリコン基板領域１３に選択的にチャネル不純物を注入することが可能になる。 - 特許庁