master-slave flip-flopとは 意味・読み方・使い方

METHOD AND APPARATUS FOR ELIMINATING SHOOT THROUGH EVENT DURING MASTER SLAVE FLIP FLOP SCANNING例文帳に追加

マスタ・スレーブ・フリップ・フロップ走査動作中のシュート・スルー事象を除去する方法及び装置 - 特許庁

To obtain a master-slave flip flop(MSFF) which is easily mass-produced because of its simple design and can operate at high speed in a highly reliable state.例文帳に追加

設計が単純で大量生産が容易であり、動作の信頼性が高く高速なマスタ・スレーブ・フリップ・フロップ（ＭＳＦＦ）。 - 特許庁

Inverters 151, 152 build up a slave flip-flop, which takes in an output signal from the master flip-flop at a falling edge of a normally rotational clock signal CKP.例文帳に追加

インバータ１５１および１５２はスレーブフリップフロップを構成し、正転クロック信号ＣＫＰの立下りエッジでマスターフリップフロップの出力を取り込む。 - 特許庁

While a hold signal HLD is active, data input signal D is cut off and an output from the slave flip-flop is feed backed to the master flip-flop.例文帳に追加

ホールド信号ＨＬＤがアクティブの間はデータ入力信号Ｄが遮断され、スレーブフリップフロップの出力がマスターフリップフロップにフィードバックされる。 - 特許庁

To reduce an overhead of a master-slave type flip-flop circuit and to decrease a gate delay time by controlling to divide the circuit into a master latch and a slave latch by a trouble detector.例文帳に追加

マスタースレーブ型のフリップフロップ回路を故障検出回路によりマスタラッチとスレーブラッチに分割制御することにより、回路のオーバーヘッドを削減しゲート遅延時間を削減する。 - 特許庁

The flip-flops U12, U4-U11 are arrayed in the order from the initial stage to the final stage, and each comprises the flip-flop of a master/slave system.例文帳に追加

フリップフロップＵ１２，Ｕ４〜Ｕ１１は、初段から最終段に向けてこの順で配列され、それぞれ、マスタースレイブ方式のフリップフロップにより構成されている。 - 特許庁

A slave flip-flop section 4 selects whether to retain the data signal being output or to output the data signal from the inter-master-slave switch 3 in response to the second control clocks N1 and N2.例文帳に追加

スレーブフリップフロップ部４は、第２制御クロックＮ１、Ｎ２に応じて出力中のデータ信号を保持するか、マスタ−スレーブ間スイッチ３からのデータ信号を出力するかを選択する。 - 特許庁

To improve operation delay at the fall time of an input signal DATA in a master flip-flop of a D-FF circuit and to also accelerate the operation speed of the D-FF circuit by shortening a tpd in a slave flip-flop.例文帳に追加

本発明の課題は、Ｄ−ＦＦ回路のマスタフリップフロップにおける入力信号ＤＡＴＡの立ち下がり時の動作の遅延を改善し、また、スレーブフリップフロップにおけるｔｐｄを短縮してＤ−ＦＦ回路の動作速度を高速化することである。 - 特許庁