parity circuitとは 意味・読み方・使い方

CODING CIRCUIT, CIRCUIT, PARITY GENERATING METHOD AND STORAGE MEDIUM例文帳に追加

符号化回路、回路、パリティ生成方法及び記憶媒体 - 特許庁

When a write access occurs, a parity processing circuit writes the parity bit generated by the parity generation circuit into a memory.例文帳に追加

書き込みアクセス時、パリティ処理回路は、パリティ生成回路によって生成されたパリティビットをメモリに書き込む。 - 特許庁

To provide a parity check circuit by which parity detection can be performed effectively without reducing access speed.例文帳に追加

アクセス速度が低下せず、パリティ検出が有効に働くパリティチェック回路を提供する。 - 特許庁

A parity operation circuit 19 generates a parity bit from the gate output (DDO-DDm).例文帳に追加

パリティ演算回路１９はゲート出力（ＤＤ０〜ＤＤｍ）２９からパリティビットを生成する。 - 特許庁

To provide a parity check circuit that forcibly generates a parity error signal.例文帳に追加

パリティエラー信号を強制的に発生させることができるパリティチェック回路を提供する。 - 特許庁

Since the parity data is generated by a parity generation circuit 16, it is difficult to write a desired pattern to the parity cell array PCA.例文帳に追加

パリティデータは、パリティ生成回路１６により生成されるため、所望のパターンをパリティセルアレイＰＣＡに書き込むことは難しい。 - 特許庁

FEC arithmetic circuits 141-143 calculate parity data from the input data and the padding and accumulate the parity data in a parity accumulation circuit 150.例文帳に追加

ＦＥＣ演算回路１４１〜１４３は、入力データおよびパディングからパリティデータを演算してパリティ蓄積回路１５０に蓄積する。 - 特許庁

MEMORY CIRCUIT HAVING PARITY CELL ARRAY例文帳に追加

パリティセルアレイを有するメモリ回路 - 特許庁