意味 | 例文 (5件) |
parity line circuitとは 意味・読み方・使い方
追加できません
(登録数上限)
意味・対訳 パリティ通信回路
「parity line circuit」の部分一致の例文検索結果
該当件数 : 5件
A timing control circuit controls the timing for reading out the data from the memory, the timing for outputting a packet from the packet processing circuit, and the timing for outputting a packet affixed with a parity bit from the parity processing circuit depending on the transmission rate of the transmission line.例文帳に追加
この時、タイミング制御回路により、伝送路の伝送レートに応じて、メモリからデータを読み出すタイミング、パケット処理回路からパケットを出力するタイミング、および、パリティ処理回路からパリティビットが付加されたパケットを出力するタイミングが制御される。 - 特許庁
In the data transmission equipment data to be transmitted is read out from a memory, converted by a packet processing circuit into a packet having a format conforming to a communication protocol, and affixed with a parity bit by a parity processing circuit before being transmitted through a transmission line.例文帳に追加
本発明のデータ伝送装置では、送信すべきデータが格納されたメモリからデータが読み出され、パケット処理回路により、読み出されたデータが通信プロトコルに従う形式のパケットに変換され、パリティ処理回路により、生成されたパケットにパリティビットが付加され、伝送路を介してデータが送信される。 - 特許庁
A post processor 114 generates syndrome by using a parity bit in a modulation code bit line, and performs error detection/correction to output the syndrome to a vanishing position calculation circuit 121.例文帳に追加
ポストプロセッサ114は、変調符号ビット列内のパリティビットを利用してシンドロームを生成し誤り検出・訂正を行うと同時に、シンドロームを消失位置計算回路121へ出力する。 - 特許庁
In the allocation circuit 1c, a write circuit part 10 is formed for each bit line to output parity bits D9-D12 in write data WD to a bit line in which a defective memory cell is not formed but a normal memory cell is formed, based on bit line selection information SL which shows whether it is a bit line in which the defective memory cell is formed in the memory cell on the bit line.例文帳に追加
割付回路1cには、各ビット線について、ビット線上のメモリセルに不良メモリセルが形成されたビット線か否かを示すビット線選択情報SLに基づいて、ライトデータWD中のパリティビットD9〜D12を、不良メモリセルが形成されていない正常なメモリセルが形成されているビット線に出力する書込回路部10を設けた。 - 特許庁
The line quality determining circuit 81 of a receiving circuit 12 issues BER alarm when a parity error occurs on a received digital signal after correction, and issues the BER (bit-error rate) before correction which is calculated from syndrome error pulse S4 exceeds a threshold value.例文帳に追加
受信回路12の回線品質判定回路81は誤り訂正後の受信デジタル信号にパリティエラーが発生し、かつシンドロームエラーパルスS4より計算された誤り訂正前のBER(bit error rate)が閾値を超えた場合にBERアラームを発動する。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解!
|
意味 | 例文 (5件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
「parity line circuit」のお隣キーワード |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |