いんきょくかいほうくろーぬすの英語

第２の駆動回路２１〜２ｎは放電灯３１〜３ｎの電極Ｅ２１〜Ｅ２ｎに接続される第２の出力端子Ｔ４１〜Ｔ４ｎを備え、第２の出力端子Ｔ４１〜Ｔ４ｎに第２の高周波交流電圧Ｖ２１〜Ｖ２ｎを供給する。例文帳に追加

Second driving circuits 21-2n comprise second output terminals T41-T4n connected to electrodes E21-E2n of discharge lamps 31-3n, and second high frequency alternating current voltages V21-V2n are impressed to the second output terminals T41-T4n. - 特許庁

半導体素子用電極の製造方法、トランジスタの製造方法、ＰＩＮダイオードの製造方法、回路基板、電気光学装置、電子機器例文帳に追加

MANUFACTURING METHOD OF ELECTRODE FOR SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD OF TRANSISTOR, MANUFACTURING METHOD OF PIN DIODE, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, ELECTRONIC APPARATUS - 特許庁

熱陰極型の放電灯Ｌａにインバータ回路ＩＮＶから高周波電力を供給する。例文帳に追加

High-frequency electric power is supplied to the hot cathode type electric-discharge lamp La from an inverter circuit INV. - 特許庁

駆動回路１０は、ＭＯＳＦＥＴＮ１、Ｎ２のゲートに駆動電圧を与えるフォトダイオードアレイＦＤ１と、ＭＯＳＦＥＴＮ１、Ｎ２のゲート・ソース電極間に接続され、それぞれのゲート電極に蓄積される電荷を放電するための放電回路１１と、を含む。例文帳に追加

The drive circuit 10 comprises a photodiode array FD1 for applying a drive voltage to the gates of the MOSFETs N1 and N2, and a discharge circuit 11 connected to between the gate-source electrodes of the MOSFETs N1 and N2 for discharging the charges accumulated in respective gate electrodes. - 特許庁

１対の走査電極ＳＣＮ_i（ｉは１〜２Ｍの整数）および維持電極ＳＵＳ_iの引き出し線は同じ方向に引き出され、走査電極ＳＣＮ_iは走査電極駆動回路２ａ（または２ｂ）に接続され、維持電極ＳＵＳ_iは維持電極駆動回路３ａ（または３ｂ）に接続されている。例文帳に追加

In this panel, leader lines of one pair of the scanning electrode SCNi (i is integeres of 1 to 2M) and the sustaining electrode SUSi are drawn out to the same direction and the scanning electrode SCNi and the sustaining electrodes SUSi are connected respectively to a scanning electrode driving circuit 2a (or 2b) and a sustaining electrode driving circuit 3a (or 3b). - 特許庁

機能性物質がＣＮＴ適所にのみコートされ、被測定対象の局所的測定に関して高分解能を具備したＣＮＴプローブ、その製造方法及びそのＣＮＴプローブを用いた測定方法を提供する。例文帳に追加

To provide a CNT probe, in which only a proper place of CNT is coated by functional material, possessing high resolution in local measurement of measured objects as well as manufacturing method and measuring technique thereof. - 特許庁

厚み方向に積層される縦型の電界効果トランジスタにおいて、半導体層とゲート電極４との配設位置によって、論理回路のうちＮＯＲ回路およびＮＡＮＤ回路の少なくともいずれか一方を実現する。例文帳に追加

In this vertical field effect transistor laminated in its thickness direction, at least either an NOR circuit or an NAND circuit among logical circuits is realized according to the arrangement positions of a semiconductor layer and a gate electrode 4. - 特許庁

この結果、屈曲部ｎ１は回動部材４０ｅを中間転写ユニット１５方向に押圧する。例文帳に追加

Consequently, a bent part n1 presses a turning member 40e toward the intermediate transfer unit 15. - 特許庁