ざんよえんとろぴーの英語

３項式、５項式等の疎多項式による効率のよい剰余演算とＡＯＰに対する方法とを拡張して組み合わせより広い範囲の多項式による剰余演算を高速に行うこと。例文帳に追加

To execute a remainder calculation by a polynomial of a wider range by expandedly combining an efficient remainder calculation by means of a nondense polynomial such as a trinomial, a pentanomial, etc., and a method with respect to AOP. - 特許庁

ＭｏＳｉ_２を主成分として８０ｗｔ％以上含み、残余ＳｉＯ_２からなる発熱体において、該発熱体中に含まれる不純物のＦｅ，Ｃｒ，Ｎｉの含有量がそれぞれ１００ｗｔｐｐｍ以下であることを特徴とするＭｏＳｉ_２を主成分とする発熱体。例文帳に追加

The heat generator having the main ingredient of MoSi_2 is characterized in that it contains MoSi_2 by ≥80 wt.% as a main ingredient, the residual of which is SiO_2, wherein, the impurity Fe, Cr, Ni contained in the heat generator is ≤100 wt.ppm. - 特許庁

輝度信号Ｙの２倍の周期、２倍の最大位相変化量２００ｈを有し単調増加を繰り返す位相パラメータＰｘを求め、その剰余演算により輝度信号の位相Ｐｙを求める。例文帳に追加

A phase parameter Px having a double cycle of the luminance signal and a double maximum phase variation 200h and repeating monotonic increase is found, and the phase Py of the luminance signal is found by a surplus calculation of the parameter. - 特許庁

プラスチック等の非導電性材料の表面にめっきにより効率よく金属皮膜を形成させるためのＰｄ／Ｓｎコロイド触媒吸着促進剤、これを含む触媒付与液およびめっき方法の提供。例文帳に追加

To provide a Pd-Sn colloid catalyst adsorption accelerator for efficiently forming a metal coating film on the surface of a non-conductive material such as plastics by plating, a catalyst imparting liquid containing the same and a plating method. - 特許庁

剰余演算を行って暗号アルゴリズムを処理する暗号処理回路において、ＦＰＧＡの機能拡張に適応した回路構成及び処理方式を採ることで、より少ない回路リソースでの高速動作を可能とし、さらに、回路の汎用性を高めることを目的とする。例文帳に追加

To enable high-speed operation in less circuit resources by employing a circuit configuration and a process system suitable for the function expansion of a FPGA (field programmable gate array) in an encryption circuit processing encryption algorithm by remainder operation, and moreover, to enhance versatility of the circuit. - 特許庁

本発明は、浮動小数点剰余演算器、情報処理装置及びコンピュータプログラムに関し、計算機のプロセッサ等の情報処理装置に標準で具備されている浮動小数点加算器やアライナ（シフタ）を効果的に流用し、少量の回路を付加するだけで浮動小数点剰余演算を実現可能とすることを目的とする。例文帳に追加

To provide a floating point remainder computing element, an information processing device, and a computer program, capable of executing floating point remainder computation with addition of small quantity of circuits only by effectively using a floating point adder and an aligner (shifter) which are normally provided on an information processing device such as a processor in a computer. - 特許庁