イクステンションの英語

次に、少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。例文帳に追加

Then, an n-type impurity is introduced into the substrate 101 by taking at least the gate electrode 111a as a mask to form an n-type extension region 113. - 特許庁

少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。例文帳に追加

An N-type impurity is introduced into the substrate 101 by using at least the gate electrode 111a as a mask to form an N-type extension region 113. - 特許庁

少なくともゲート電極１１１ａをマスクとして、基板１０１におけるＮ型イクステンション領域１１３の下にＰ型不純物を導入し、Ｐ型ポケット領域１１４を形成する。例文帳に追加

A P-type impurity is introduced below the N-type extension region 113 on the substrate 101 by using at least the gate electrode 111a as a mask to form a P-type pocket region 114. - 特許庁

続いて、少なくともゲート電極１１１ａをマスクとして、基板１０１におけるＮ型イクステンション領域１１３の下にＰ型不純物を導入することにより、Ｐ型ポケット領域１１４を形成する。例文帳に追加

Subsequently, a p-type impurity is introduced below the n-type extension region 113 on the substrate 101 by taking at least the gate electrode 111a as a mask to form a p-type pocket region 114. - 特許庁

ここで、Ｎ型イクステンション領域１１３に対するＮ型不純物としての砒素（Ａｓ）の導入量を、高誘電率ゲート絶縁膜１１０の膜厚に基づいて定められる所定値以下である範囲に設定する。例文帳に追加

Herein, an introduction amount of arsenic (As) as the n-type impurity into the n-type extension region 113 is set within a certain range of a predetermined value or lower defined on the basis of the thickness of the high dielectric constant gate insulating film 110. - 特許庁

Ｎ型イクステンション領域１１３に対するＮ型不純物のうちのＡｓの導入量を、当該Ａｓと高誘電率ゲート絶縁膜１１０中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定する。例文帳に追加

An introduction amount of As within the N-type impurity into the N-type extension region 113 is set in a range below a critical point where an abnormal short channel effect caused by coupling of the As to elements in the high-permittivity gate insulating film 110 is substantially suppressed. - 特許庁