スレーブプロセッサの英語

スレーブプロセッサ１１，１２が、同一のインターフェイスＩＰアドレスとルーティング情報とを記憶し、かつ、使用してルーティングを実行する。例文帳に追加

The slave processors 11 and 12 store the same interface IP address and routing information and execute routing by using them. - 特許庁

マスタープロセッサ（３０）が、データ伝送を受信し、各スレーブプロセッサにコマンドを送信することによりシステムの検査を制御する。例文帳に追加

A master processor (30) receives the data transmission, and it controls the inspection of the system by transmitting a command to each slave processor. - 特許庁

マスタプロセッサ１０が、このインターフェイスＩＰアドレスとルーティング情報をスレーブプロセッサ１１，１２に配信する。例文帳に追加

A master processor 10 distributes this interface IP address and routing information to slave processors 11 and 12. - 特許庁

マスタープロセッサーがスレーブプロセッサーの状態を知ることが可能なプロセッサーシステム及び通信装置を提供すること。例文帳に追加

To provide a processor system and a communication device that enable a master processor to obtain the status of a slave processor. - 特許庁

スレーブプロセッサ２は、データの送信及び受信のうち少なくとも一方を要求する通信要求コマンドを、ＳＣＩケーブル４を介してマスタプロセッサ３に送信するコマンド通信部２２０を有し、マスタプロセッサ３は、スレーブプロセッサ２からの通信要求コマンドに応じて、スレーブプロセッサとの通信を開始し、ＳＰＩケーブル５を介してデータを送受信するデータ通信部３１０を有する。例文帳に追加

The slave processor 2 has a command communication part 220 for transmitting a communication request command for requesting at least one of transmission and receiving of data to the master processor 3 through the SCI cable 4, and the master processor 3 has a data communication part 310 for starting communication with the slave processor according to the communication request command from the slave processor 3 and transmitting and receiving data through the SPI cable 5. - 特許庁

前記マスタおよびスレーブプロセッサ１，２に共通した同期信号と、前記同期信号と前記マスタおよびスレーブプロセッサ１，２の送信要求制御信号MTRQ，STRQを同期させるマスタおよびスレーブの同期回路４，５を有し、前記両プロセッサに共通した信号の立ち上がりと立ち下がりに同期してマスタおよびスレーブ間の送信要求がなされる。例文帳に追加

This device has master and slave synchronizing circuits 4 and 5 for synchronizing a synchronizing signal common for master and slave processors 1 and 2 and transmission request control signals MTRQ and STRQ of master and slave processors 1 and 2 and synchronously with the rising and falling of the signal common for both the processors, the transmission between the master and slave is requested. - 特許庁

割り込み要求信号ＩＲＱ１，ＩＲＱ２が入力されたマスタプロセッサ２、あるいはスレーブプロセッサ３は、共用メモリ６に格納されたデータの読み出し動作を行う。例文帳に追加

The master processor 2 or the slave processor 3 to which the interrupt request signals IRQ1, IRQ2 are input performs the operation of reading the data stored in the shared memory 6. - 特許庁

スレーブプロセッサ３０は、ホストプロセッサ２０に割り当てられたアプリケーション領域に格納されたアプリケーションプログラムを、自己のコマンド体系に変換するコマンド変換処理部を含む。例文帳に追加

The slave processor 30 includes a command conversion processing part converting an application program stored in the application area allocated to the host processor 20 into the command system of the slave processor 30 itself. - 特許庁