セルブロック法の英語

この方法は第１抵抗型メモリセルブロックに接続された第１ワードラインに所定の電圧レベルを印加する段階を備える。例文帳に追加

The method is provided with a step in which the prescribed voltage level is applied to a first word line connected to a first resistive memory cell block. - 特許庁

メモリセルブロック終端部でのキャパシタ特性の劣化を防止する半導体記憶装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor memory device for preventing deterioration of capacitor characteristics at a terminal end of a memory cell block, and to provide a method of manufacturing the same. - 特許庁

予測しようとするＤＣＴブロックの変換係数と空間上隣接したピクセルブロックにおいて、予測しようとする変換係数に隣接するピクセルブロックの行と列とをそれぞれＤＣＴ変換して、予測しようとする変換係数についての予測係数を生成し、この生成した予測係数を利用して、予測しようとする変換係数を予測する方法および変換係数を予測する装置である。例文帳に追加

The method and device predict transform coefficients to be predicted by rendering to DCT rows and columns of a pixel block adjacent to a transform coefficients to be predicted in the pixel block adjacent to, on a space, the transform coefficients of the DCT block to be predicted, and by generating prediction coefficients as to the generated transform coefficients, and by making use of the generated prediction coefficients. - 特許庁

また、各所与のブロックに関連した少なくとも１つのメトリックに応じて、各所与の複数のピクセル又はピクセルブロックの補間方法を選択することにより端数ピクセル動きを予測し、ブロックごとに方法を変える。例文帳に追加

The method also predicts fractional pixel motion by selecting an interpolation method for each given plurality or block of pixels depending upon at least one metric related to each given block and varies the method for each block. - 特許庁

各所与のブロックに関連した少なくとも１つのメトリックに応じて、各所与の複数のピクセル又はピクセルブロックの補間方法を選択することにより端数ピクセル動きを予測し、ブロックごとに方法を変える。例文帳に追加

The method also predicts fractional pixel motion by selecting an interpolation method for each given plurality or block of pixels depending upon at least one metric related to each given block and varies the method from block to block. - 特許庁

ビデオフレームの各フレームを構成する複数のｎ×ｍピクセルブロックでローカライズされた奇数フィールドと偶数フィールドとの輝度値の差分絶対値の総和を計算することを含む方法である。例文帳に追加

The method includes calculating the total sum of differential absolute values between luminance values in odd-numbered fields and even-numbered fields which are localized with a plurality of n×m pixel blocks comprising frames of a video frame. - 特許庁

配線混雑度を劣化させることなく、容易に複数のセルブロックをカットラインにより分割された領域に配置することができる半導体集積回路の設計方法及び設計装置を提供する。例文帳に追加

To provide a semiconductor integrated circuit wiring layout method and a device, where cell blocks can be arranged in regions divided by cut lines without deteriorating the wiring density. - 特許庁

半導体基板のセルアレイ領域内で選択されたセルブロック上に形成された誘電膜の漏洩電流特性を検査するための方法及び装置が開示される。例文帳に追加

To disclose a method and an apparatus for inspecting leakage current characteristics of a dielectric film formed on a selected cell block in a cell array region of a semiconductor wafer. - 特許庁