ディレイラインの英語

Ａ／Ｄ変換回路２０では、第１リングディレイライン２１および第２リングディレイライン２５の遅延特性が、周囲温度の変化に伴ってそれぞれ同様に変動するので、第１リングディレイライン２１の温度特性を第２リングディレイライン２５の温度特性で相殺できる。例文帳に追加

In the A/D conversion circuit 20, respective delay characteristics of first and second ring delay lines 21, 25 similarly vary according to a change in ambient temperature, thus canceling temperature characteristics of the first ring delay line 21 by those of the second one 25. - 特許庁

このディレイラインにデータ遷移を入力し、キャプチャクロックによりディレイラインの値をレジスタに取り込むことにより、ディレイラインの状態を取得する。例文帳に追加

The state of the delay line is acquired, by inputting data transition to the delay line and by capturing the value of the delay line into a register by a capture clock. - 特許庁

ディレイライン回路は、調整可能なディレイセル及び複数の固定ディレイセルを含む。例文帳に追加

A delay line circuit includes an adjustable delay cell and a plurality of set delay cells. - 特許庁

ＰＬＬ回路及びＰＬＬ回路を構成する可変ディレイラインの制御方法例文帳に追加

PLL CIRCUIT AND METHOD FOR CONTROLLING VARIABLE DELAY LINE CONSTITUTING THE SAME - 特許庁

仮想リフレクタ２０は、送受信アンテナ３とディレイライン２１とアッテネータ２２とを有している。例文帳に追加

The virtual reflector 20 has a transmitting-receiving antenna 3, a delay line 21, and an attenuator 22. - 特許庁

リングディレイライン８とカウンタ９は、全てのチャンネルに共通に１つ設ければよい。例文帳に追加

Only one ring delay line 8 and one counter 9 need to be provided in common to all the channels. - 特許庁

ディレイラインによるＰＬＬ技術を用いた周波数逓倍回路におけるＥＭＩノイズを抑制する。例文帳に追加

To control an EMI noise in a frequency multiplication circuit using a PLL technology by means of a delay line. - 特許庁

このため、プログマブルディレイライン４１における遅延時間を適切に設定することができる。例文帳に追加

In this way, a delay time in the programmable delay line 41 can be set properly. - 特許庁