データ・バスの英語

記憶装置への単一のデータ・バスは、複数のデータ・バス部分に分割されることができ、その各々は、複数のコントローラ・チップの異なる各々のコントローラ・チップによって管理される。例文帳に追加

A single data bus to a memory device can be split up into a number of data bus portions, each of which is managed by a different respective controller chip of multiple controller chips. - 特許庁

次いで、メモリ・コントローラ１０は、取り込んだ読出しデータをデータ・バス３０へ出力した後に、自己の書込みデータをデータ・バス３０へ出力する。例文帳に追加

Next, the memory controller 10 outputs its own write data to the data bus 30, after outputting the fetched read data to the data bus 30. - 特許庁

第２のコントローラおよび第２のスケジューラを有する第２の多機能論理ブロックを含み、第２のコントローラは第１の専用データ・バスと通信し、第２のスケジューラは第２の専用データ・バスと通信し、第２のコントローラおよび第２のスケジューラはチャネル間データ・バスの第２の対を介して相互に通信する。例文帳に追加

The architecture further includes a second multi-role logic block having a second controller and a second scheduler, wherein the second controller communicates with the first private data bus and the second scheduler communicates with the second the private data bus, and wherein the second controller and the second scheduler communicate with one another over a second pair of inter-channel data buses. - 特許庁

該システムは、データを共用データ・バス上に所定のタイミングで配信する第二ティア転送バッファをさらに含む。例文帳に追加

The system further includes a second tier transfer buffer for distributing data onto the shared data bus in predetermined timing. - 特許庁

個別に整合されたライン・インピーダンスを有するデータ・バス及びライン・インピーダンスの整合方法例文帳に追加

DATA BUS HAVING INDIVIDUALLY ALIGNED LINE IMPEDANCE AND METHOD FOR ALIGNING LINE IMPEDANCE - 特許庁

トランザクション・バスおよびそれに対応するデータ・バスを介してターゲットに結合されたイニシエータを含むコントローラが示される。例文帳に追加

A controller including an initiator coupled with a target is indicated through a transaction bus and a data bus corresponding to it. - 特許庁

前記フラッシュ・バス２がマイクロプロセッサのデータ・バス８の幅ｎより大きな幅ｍを有する。例文帳に追加

The flash bus 2 has a width m which is greater than the width n of a microprocessor's data bus 8. - 特許庁

多数の中間記憶装置４は、幅変換の機能をもたらすためにフラッシュ・バス２をマイクロプロセッサ３のデータ・バス８に接続する。例文帳に追加

A plurality of intermediate storage registers 4 connects the flash bus 2 with the data bus 8 of the microprocessor 3 for performing the width conversion. - 特許庁