小窓モード


プレミアム

ログイン
設定

設定

ドミノ論理の英語

ピン留め

追加できません

(登録数上限)

単語を追加

英訳・英語 domino logic


JST科学技術用語日英対訳辞書での「ドミノ論理」の英訳

ドミノ論理


「ドミノ論理」の部分一致の例文検索結果

該当件数 : 17



例文

ドミノ論理回路例文帳に追加

DOMINO LOGIC CIRCUIT - 特許庁

ドミノCMOS論理回路例文帳に追加

DOMINO CMOS LOGIC CIRCUIT - 特許庁

ダイナミック型論理回路及びドミノ論理素子例文帳に追加

DYNAMIC LOGIC CIRCUIT AND DOMINO LOGIC ELEMENT - 特許庁

ドミノ論理ゲートを選択的にラッチする回路例文帳に追加

CIRCUIT FOR SELECTIVELY LATCHING DOMINO LOGIC GATE - 特許庁

ドミノ論理回路18は、プリチャージ位相及び評価位相で動作することができる第1及び第2の位相ドミノ論理回路20,22を備える。例文帳に追加

A domino logic circuit 18 is provided with 1st and 2nd phase domino logic circuits 20, 22 that can be operated by a precharge phase and an evaluation phase. - 特許庁

速い動作速度を保持できるドミノ論理回路を提供する。例文帳に追加

To provide a domino logic circuit that keeps a high operating speed. - 特許庁

例文

第2の位相ドミノ論理回路22のプリチャージ・ノード22_PNの状態は、第1の位相ドミノ論理回路20のプリチャージ・ノード20_PNの状態が第1の位相ドミノ論理回路20の直前の評価位相において変化しなかった場合にのみ、第2の位相ドミノ論理回路22の評価位相の間に第1の位相ドミノ論理回路20に応答して変化することができる。例文帳に追加

A state of a precharge node 22PN of the 2nd phase domino logic circuit 22 can be changed in response to the 1st phase domino logic circuit 20 during the evaluation phase of the 2nd phase domino logic circuit 22 only when the state of a precharge node 20PN of the 1st phase domino logic circuit 20 is unchanged at a just preceding evaluation phase of the 1st phase domino logic circuit 20. - 特許庁

>>例文の一覧を見る


調べた例文を記録して、 効率よく覚えましょう
Weblio会員登録無料で登録できます!
  • 履歴機能
    履歴機能
    過去に調べた
    単語を確認!
  • 語彙力診断
    語彙力診断
    診断回数が
    増える!
  • マイ単語帳
    マイ単語帳
    便利な
    学習機能付き!
  • マイ例文帳
    マイ例文帳
    文章で
    単語を理解!
  • その他にも便利な機能が満載!
Weblio会員登録(無料)はこちらから

「ドミノ論理」の部分一致の例文検索結果

該当件数 : 17



例文

集積回路チップのドミノ論理ゲートを選択的にラッチするための回路を提供する。例文帳に追加

To provide a circuit for selectively latching a domino logic gate of an integrated circuit chip. - 特許庁

第1の位相ドミノ論理回路20のプリチャージ位相及び評価位相は、第2の位相ドミノ論理回路22のプリチャージ位相及び評価位相に対して同調していない。例文帳に追加

The precharge phase and the evaluation phase of the 1st phase domino logic circuit 20 are not tuned to the precharge phase and the evaluation phase of the 2nd phase domino logic circuit 22. - 特許庁

後続のドミノ論理を間違って放電させる可能性のない反転ホールド時間ラッチ回路,システム及び方法を提供する。例文帳に追加

To provide an inverting hold time latch circuit that has less possibility of discharging a succeeding domino logic in mistake and to provide its system and method. - 特許庁

集積回路チップ(60)は、ドミノ論理ゲート(64)、前記ゲートの論理出力信号(OH)を選択的にラッチする回路(66)、及び、前記ゲート用のイネーブルソース(68,70)を備える。例文帳に追加

The integrated circuit chip (60) is provided with the domino logic gate (64), a circuit (66) that selectively latches a logic output signal (OH) of the gate, and enable sources (68, 70) for the gate. - 特許庁

従来の技術において、マンチェスタ桁上げ加算器の桁上げ連鎖部に代表されるドミノ論理回路において必要であった、クロック信号が0の期間にオフになりプリチャージノードのプリチャージ状態を破壊してしまわないためのNチャンネルトランジスタを排除し、ドミノ論理回路の動作遅延時間を向上する。例文帳に追加

To enhance an operation delay time of a domino logic circuit by excluding an N channel transistor(TR) that has been required for a domino logic circuit represented as a carry chain for a Manchester carry adder in a conventional technology and is turned off when a clock signal is zero and used for avoiding destruction of a pre-charge state of a pre-charge node. - 特許庁

ドミノ論理回路400は、予備充電ノード110を予備充電段階の間予備充電する予備充電素子101及び予備充電ノードを条件付きで放電するため複数の入力信号A、B、C、D、Eを受ける論理ブロック121、123、125、127、129を含む。例文帳に追加

The domino logic circuit 400 includes a preliminary charging element 101 that preliminarily charges a preliminary charging node 110 for a preliminary charging stage and logic blocks 121, 123, 125, 127, 129 that receive a plurality of input signals A, B, C, D, E to discharge the preliminary charging node with conditions attached. - 特許庁

このドミノ論理回路は、第1の入力信号と異なる第2の入力信号Dにより制御される別の予備充電素子150と共に使用できる。例文帳に追加

This domino logic circuit can be used with other preliminary charging element controlled by a 2nd input signal D different from a 1st input signal. - 特許庁

例文

選択的にラッチする回路は、これらの配置関係及び周波数に関係なく、イネーブル信号を生成するのと同じクロックサイクル中に、ドミノ論理ゲートを評価し、または、ラッチするように構成されている。例文帳に追加

The circuit that selectively latches the domino gate is configured such that the circuit evaluates the domino logic gate or latches its output signal during the same clock cycle as that for generating the enable signal independently of the layout and the frequency. - 特許庁

>>例文の一覧を見る

「ドミノ論理」の英訳に関連した単語・英語表現

ドミノ論理のページの著作権
英和・和英辞典 情報提供元は 参加元一覧 にて確認できます。

   
独立行政法人科学技術振興機構独立行政法人科学技術振興機構
All Rights Reserved, Copyright © Japan Science and Technology Agency

ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。

こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

このモジュールを今後表示しない
みんなの検索ランキング
閲覧履歴
無料会員登録をすると、
単語の閲覧履歴を
確認できます。
無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS