ナンドゲートの英語

遅延データストローブ信号ＩＤＱＳ１の位相が、遅延データストローブ信号ＩＤＱＳ０の位相に比して、遅延許容時間ＩＴ以上遅れる場合には、ナンドゲートＮＤ０からパルス信号ＰＬ０が出力されない。例文帳に追加

If the phase of the delay data strobe signal IDQS1 is delayed at not less than the delay permissible time IT, compared to the phase of the delay data strobe signal IDQS0, a pulse signal PL0 is not output from the NAND gate ND0. - 特許庁

第２の比較器２２からの論理ハイレベルの比較結果信号は、そのままナンドゲート１２３を通過し、ドライバロジック回路１２１は、チャージポンプ回路１２をポンプ状態に固定した下降モードに切り換える。例文帳に追加

The comparison result signal from the second comparator 22 passes through a NAND gate 123, as it is, and a driver logic circuit 121 switches a charge pump circuit 12 into a descent mode where it is fixed in a pump state. - 特許庁

この回路はナンドゲート５の入力側にノイズが発生するが、上記の出力の取り方によって出力信号Ｑ、ＱＮにノイズが発生することを防止している。例文帳に追加

In this circuit, while the noise is generated on the input side of the NAND gate 5, the noise is prevented from being generated in output signals Q and QN by the way of taking the output. - 特許庁

また、短パルス発生回路（ナンドゲート）１６は、所定の短時間のパルス信号である短パルス信号を前記ＰＷＭ信号と別に発生する。例文帳に追加

Moreover, a short pulse generating circuit (NAND gate) 16 generates a short pulse signal being a pulse signal for a predetermined short period of time, separately from the PWM signal. - 特許庁

従って、３入力ナンドゲート３１０乃至３１７の各出力端子はその度にディスチャージされるので、寄生容量が存在していても、その前の出力状態がそのまま維持されることはなくなる。例文帳に追加

Accordingly, each of the output terminals of 3-input NAND gates 310-317 is discharged every inputting, and therefore the state of the prior output can not be kept as it is even if a parasitic capacity exists. - 特許庁

また、ナンドゲート２０４の出力は、ＭＰＵ７２の割込入力ＩＮＴに、Ｄ型フリップフロップ２０５の正出力Ｑは、ＭＰＵ７２の入力ポートＰＣに、入力されている。例文帳に追加

The output of the NAND gate 204 is inputted to the interruption input INT of an MPU 72, and the positive output Q of the D-type flip-flop 205 is inputted to an input port PC of the MPU 72. - 特許庁

このとき、３入力ナンドゲート３１０乃至３１７に「０１１」、「１０１」又は「１１０」の信号が入力される直前には、必ず「１１１」の信号が入力される。例文帳に追加

At that time, the signal '111' is certainly inputted in 3-input NAND gates 310-317 just before the signal '011', '101' or '110' is inputted. - 特許庁

この時、出力端４６の電圧が±１Ｖになると、比較回路４１，４２およびナンドゲート４４，４５によるフリップフロップによってスイッチ素子３６，３７が切り換えられる。例文帳に追加

When the voltage at the output terminal 46 reaches +1V or -1v at this time, comparator circuits 41, 42 and flip-flop circuits comprising NAND gates 44, 45 change over the switch elements 36, 37. - 特許庁