ノーマルセルの英語

ノーマルセルが集積されるメモリセルアレイを含む半導体メモリ回路と、半導体メモリ回路の動作情報を記憶するフューズセル１が集積されるフューズ回路とを有する。例文帳に追加

This device comprises: a semiconductor memory circuit including a memory cell array wherein normal cells are integrated; and the fuse circuit wherein fuse cells 1 storing the operating information of the semiconductor memory circuit are integrated. - 特許庁

他のアドレスのノーマルセルから２回目以降のデータを読み出す際には、リファレンスセルがリセット状態にあるので、最初と第２回目以降とではリファレンスレベルは同一である。例文帳に追加

When the second and subsequent data are read from the normal cell of the other address, as the reference cell is in a reset state, the reference levels are equal in the first and the subsequent reading. - 特許庁

そして、リダンダンシシフト信号に応じて、データ入力モードおよびデータ出力モードで、ノーマルセルアレイに代えてリダンダンシセルアレイが選択される。例文帳に追加

Then, a redundancy cell array is selected, in place of the normal cell array, in data-input mode and in data-output mode in accordance with the redundancy shift signal. - 特許庁

ノーマルセルとリダンダントセルとを同時にリフレッシュさせ、テスト時間の短縮が可能な半導体メモリ素子のリフレッシュ装置及びリフレッシュ方法を提供する。例文帳に追加

To provide a refresh apparatus for a semiconductor memory device in which normal cell and a redundant cell can be a simultaneously refreshed and a test time can be shortened, and a refresh method. - 特許庁

クロックバッファ９により取り込まれるクロックにより、アドレスレジスタ５及びデータレジスタ７が制御され、ノーマルセルアレイ１のデータ読み出し／書き込みが同期制御される。例文帳に追加

An address register 5 and a data register 7 are controlled by a clock taken by a clock buffer 9, and synchronism of read-out/write-in of data of a normal array 1 is controlled. - 特許庁

ノーマルセルアレイブロックＢＬＫ１〜ＢＬＫ１６はそれぞれ８Ｋサイクルのリフレッシュ周期に対応する１３ビットのロウアドレスＲＡ１〜ＲＡ１３により行選択がなされ、選択された行のリフレッシュ動作が順次行われる。例文帳に追加

A row of normal cell array block BLK1 to BLK 16 is selected by 13-bit row address RA1 to RA13 corresponding to respective refresh cycles of 8K cycle, and refresh operation of the selected row is carried out sequentially. - 特許庁

テスト信号T4が「H」レベルとなったバーンインテストの場合にも、冗長行選択回路2は、ワード線選択禁止信号RDEが「L」レベルとなり、冗長セルとノーマルセルとは一括して選択され、バーンインテストが同時に行われる。例文帳に追加

Even in the case of burn-in test for which the test signal T4 becomes 'H' level, concerning a redundant row selector circuit 2, the word line selection inhibit signal RDE becomes 'L' level, a redundant cell and a normal cell are simultaneously selected and the burn-in test is performed at the same time. - 特許庁

ノーマルセルアレイ１側の読み出し／書き込み回路６及びデータレジスタ６とそれぞれ併設されて、エコー信号用メモリセルアレイ１ａ側にも同様の構成のエコー信号用読み出し／書き込み回路６ａおよびエコー信号用データレジスタ７ａが設けられる。例文帳に追加

The device is provided with a read-out/write-in circuit 6a for echo signal and a data register 7a for echo signal which are arranged respectively in parallel to the read-out/ write-in circuit 6 and the data register 6 of the normal cell array 1 side and has the same constitution at the memory cell array 1a for echo signal side. - 特許庁