ビットアドレスの英語

ビットアドレスパターン作成方法及び読み出し方法、ディスク状記録媒体、及び情報記録装置例文帳に追加

BIT ADDRESS PATTERN MAKING METHOD AND READ-OUT METHOD, DISK SHAPED RECORDING MEDIUM, AND INFORMATION RECORDING DEVICE - 特許庁

円周状のトラックに沿って設けられた複数のセクタの各々に設けられたサーボパターンにおいてビットアドレスパターンを形成する際に、ビットアドレスパターンを一つのセクタ毎に半径方向に異なる位置に形成する。例文帳に追加

When the bit address pattern is formed in the servo pattern provided at each of a plurality of sectors provided along the track of the circumference shape, the bit address pattern is formed at a position being different in the radial direction for each sector. - 特許庁

一括変換処理部２１０は、先頭ビットアドレスと、先頭ビットと同値のデータの連続数と、前記先頭ビットの値と、を含む情報を順次取得し、当該情報に基づき、先頭ビットアドレスから連続数分のビットに、前記値を一括でセットする。例文帳に追加

A collective conversion processing section 210 sequentially acquires information including a head bit address, the consecutive number of data whose value is equal to that of a head bit; and the value of the head bit, and totally sets the value to bits by the consecutive number from the head bit address on the basis of the information. - 特許庁

２ビットのデータを保持する多値のメモリセルの各ビットを示すアドレスにそれぞれ対応する誤り検出用の２進ビットアドレスが、１つのメモリセルに対応する２つの２進ビットアドレスの各桁が互いに排他的になるように割り当てられる。例文帳に追加

Binary bit addresses for detecting an error corresponding respectively to addresses indicating each bit of multi-level memory cells holding binary bits data are allotted so that each figure of two binary bits addresses corresponding to one memory cell is made exclusive. - 特許庁

スイッチ設定部７３ａは、スイッチ部品について、その操作の状態を反映するビットを指定するビットアドレスを設定するとともに、そのビットアドレスと、スイッチ部品の操作が有効となったときにプログラマブル表示器２が出力する音声データの複数の組み合わせとを対応付ける。例文帳に追加

About a switch part, a switch setting part 73a sets a bit address specifying a bit reflective of the state of operation, and associates the bit address with a plurality of combinations of audio data to be output by the programmable display 2 when the operation of the switch part becomes effective. - 特許庁

本発明は、メモリセルアレイ、マルチビットアドレス信号に従って前記メモリセルアレイの行および列を各々選択する行および列デコーダと、前記行または列を選択するのに使用された前記マルチビットアドレス信号の少なくとも１ビットに従って動作モードを設定するモード制御回路を含むメモリ装置と、前記メモリ装置で動作モードを設定する方法に関するものである。例文帳に追加

This memory system includes: a memory cell array; a row/column decoder for selecting a row/column of the memory cell array according to a multibit address signal; and a mode control circuit for setting an operation mode according to at least one bit of the multibit address signal used for selecting the row/column, and the method is provided for setting an operation mode in the memory system. - 特許庁

該バッファに対するｎビットアドレスがソフトウエアによりｍビットパケット処理アドレスレジスタから又はそれに対してマッピング又はマスキングされてバッファ寸法を完全にスケーラブルなものとさせることを可能とする。例文帳に追加

N-bit address to the buffer are mapped or masked from/to m-bit packet-processing address registers by software, thereby enabling the buffer size to be fully scalable. - 特許庁

実現例では、表の中の違反シーケンスのビットアドレスを符号語の初めに配置し、表項目が配置される位置を占めているユーザデータが違反シーケンスの位置に移動される。例文帳に追加

In one implementation, the bit address of violating sequences in a table is arranged at the beginning of the codeword, and the user data occupying the locations where the table entries are placed are moved into the locations of the violating sequences. - 特許庁