フリップフロップ記憶装置の英語

ＣＭＯＳフリップフロップ回路型メモリセルからなるメモリアレイを有する半導体記憶装置において、ノイズマージンを向上させ、読出し速度を速くさせるとともに、消費電力を低減させる。例文帳に追加

To improve noise margin, to increase read-out speed, and to reduce power consumption, in a semiconductor memory having a memory array consisting of CMOS flip-flop circuit type memory cells. - 特許庁

リコンフィギュラブルロジック装置において、ルックアップテーブル１１は、コンフィギュレーションデータを不揮発的に記憶する手段として、強誘電体素子のヒステリシス特性を利用した不揮発性フリップフロップＦＦを有する。例文帳に追加

In the reconfigurable logic device, a lookup table 11 has a nonvolatile flip-flop FF using a hysteresis characteristic of a ferroelectric element as means for storing configuration data in a nonvolatile manner. - 特許庁

メモリアレイ９とロウデコーダ３３との間に介装されたワード線選択情報記憶部１１と、カラムセレクタ３９とカラムデコーダ３７との間に介装されたカラム選択情報記憶部１７と、制御回路１９とを備えるメモリ制御装置１において、セレクタ２３とフリップフロップ２１とを含むシフトレジスタで各選択情報記憶部１１，１７を構成する。例文帳に追加

Relating to a memory control device 1 provided with a word line selecting information storing section arranged between a memory cell array 9 and a row decoder 33, a column selecting information storing section 17 arranged between a column selector 39 and a column decoder 37, and a control circuit 19, each selecting information storing section 11, 17 is constituted of sift registers including a selector 23 and a flip-flop 21. - 特許庁

記憶装置には、さらに、バッファツリー生成の手順が記憶され、複数のバウンダリスキャンセルに入力される、各セルの出力（ゲート）切り替え信号（Ｍｏｄｅ信号）と、各セルの最終データ保持手段（フリップフロップ）のクロック信号（ＵｐｄａｔｅＤＲ信号）の信号経路に、バッファを挿入する。例文帳に追加

In the storage device, a buffer, where the procedure of a buffer tree is stored to be input to a plurality of boundary scans, is inserted into a signal path between a switching signal (Mode signal) to an output (gate) of each cell and a clock signal (UpdateDR signal) for a final data keeping means (flip-flop) of each cell. - 特許庁

１ポートＳＲＡＭや、読出しおよび書込みの動作が同時に行なわれる２ポートＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体記憶装置において、スタティックノイズマージンの改善と書き込みレベルの改善とを同時に実現できるようにする。例文帳に追加

To provide a semiconductor memory including flip-flop type memory cells such as 1-port SRAM or 2-port SRAM in which read and write operations are simultaneously performed, wherein a static noise margin and a write level are simultaneously improved. - 特許庁

本発明に係る半導体記憶装置は、ワード線１１で制御される一対の転送用ＭＯＳトランジスタ１，２と、直列接続された負荷素子５，６と駆動用ＭＯＳトランジスタ３，４とで構成された一対のデータ保持用フリップフロップ回路とからなる。例文帳に追加

The semiconductor storage device comprises a pair of transfer MOS transistors 1, 2 controlled by a word line 11, and a pair of data holding flip flop circuits composed of serially connected load elements 5, 6 and drive MOS transistors 3, 4. - 特許庁