ペアレジスタの英語

また、タイマアウトプットコンペアレジスタＴＣＯ１に設定した値をバッファエリアＢＵＦに保存する。例文帳に追加

Furthermore, the value which is set to the timer output compare register TCO1 is stored in the buffer area BUF (S59). - 特許庁

コンペアレジスタ１０５には、割り込みを発生させたい時点に対応する値が格納されており、割り込み判定回路１０６は、メインタイマ１０４のカウント値がコンペアレジスタ１０５に格納された値以上となると、割り込みを発生する。例文帳に追加

A compare register 105 stores a value corresponding to the time when the interruption is to be generated, and an interruption determination circuit 106 generates the interruption when the count value of the main timer 104 becomes the value stored in the compare register 105. - 特許庁

命令チェック手段20は，ペア命令の場合に，その命令のペアレジスタ情報域に対の情報（第１要素／第２要素）を設定し，第１要素の定義部に偶数レジスタを割り当てる旨の情報（ペアレジスタ情報）を設定する。例文帳に追加

In the case of pair instructions, an instruction check means 20 sets a pair of information (first element/second element) in the pair register information region of the instructions, and sets information (pair register information) for assigning even-numbered registers to the defining part of the first element. - 特許庁

また、割り込み判定回路１０６は、有効エッジが検出された際に、メインタイマ１０４のカウント値が、コンペアレジスタ１０５に格納された値よりも小さいときには、そのタイミングで割り込みを発生する。例文帳に追加

When the counter value of the main timer 104 is smaller than the value stored in the compare register 105 in the detection of a valid edge, the interruption determination circuit 106 generates the interruption at that timing. - 特許庁

高級プログラミング言語で記述された原始プログラムの翻訳処理において，連続したメモリアクセス命令にできるだけペアレジスタを割り当てることを可能とし，実行性能を向上させる。例文帳に追加

To improve executing performance by assigning pair registers to continuous memory access instructions as much as possible in the translation processing of a primitive program described in high class programming language. - 特許庁

一致比較器７はンペアレジスタ１に書き込まれた比較値Ｘと計数値Ｙとを比較し、両者が一致した場合に一致信号Ｊを出力する。例文帳に追加

A coincidence comparator 7 compares a comparison value X written in a compare register 1 with a count Y and outputs a coincidence signal J when the both are coincident. - 特許庁

タイマカウンタ部２とコンペアレジスタ部３とを同時にカウント開始させ、両者のカウント値の一致を監視して不一致が生じたときに不良であると判定する。例文帳に追加

The time counter part 2 and the compare register part 3 are made to simultaneously start counting, and coincidence between both counted values is monitored, and it is discriminated that the time counter is defective when a non-coincidence occurs. - 特許庁

マスクレジスタ５は、ＡＤ変換レジスタ３に格納された今回のＡ／Ｄ変換値とＡＤコンペアレジスタ４に格納された前回のＡ／Ｄ変換値に対して所定の下位ビットデータをマスクする。例文帳に追加

A mask register 5 masks specific low-order bit data of the current A/D converted value stored in an AD conversion register 3 and the last A/D converted value stored in an AD comparison register 4. - 特許庁